ProMINoC:フレキシブル・データ置換のための効率的なネットワークオンチップ設計

PHAM Phi-hung; PARK Jongsun; KIM Chulwoo

文献

J-GLOBAL ID：201002272987932999 整理番号：10A0722639

ProMINoC:フレキシブル・データ置換のための効率的なネットワークオンチップ設計

ProMINoC: An efficient Network-on-Chip design for flexible data permutation

出版者サイト複写サービスで全文入手
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=10A0722639&from=J-GLOBAL&jstjournalNo=U0039A") }}

著者 (3件)： , ,
資料名：
巻： 7 号： 12 ページ： 861-866 (J-STAGE) 発行年： 2010年
JST資料番号： U0039A ISSN： 1349-2543 資料種別：逐次刊行物 (A)
記事区分：短報発行国：日本 (JPN) 言語：英語 (EN)

この論文では,任意の置換規則によるデータインターリービングを効率よくサポートするための新しいネットワークオンチップ(NoC)設計を提示する。提案されたNoCは,動的経路探索方式と組み合わせた回線交換方式を使用することによって,任意の置換規則の下でのインタリーブ・データのためのランタイム競合解消を実現する。0.473mm²(52kGates)のコンパクトな領域を使いながら,提案されたNoCが最高522.4Gb/sまでの統合帯域幅を提供できることを,0.18μmのSTD-セルCMOSプロセスによる実験結果は示した。他のインターリービングネットワークとの比較は,提案された設計の効率性を示している。(翻訳著者抄録)

, , , , ,
, , ,

半導体集積回路

引用文献 (7件)：

[1] J. Dielissen, N. Engin, S. Sawitzki, and K. van Berkel, “Multistandard FEC Decoders for Wireless Devices,” IEEE Trans. Circuits Syst. II, vol. 55, no. 3, pp. 284-288, 2008.
[2] C. Neeb, M. J. Thul, and N. Wehn, “Network-on-chip-centric approach to interleaving in high throughput channel decoders,” Proc. IEEE International Symposium on Circuits and Systems (ISCAS), vol. 2, pp. 1766-1769, May 2005.
[3] H. Moussa, O. Muller, A. Baghdadi, and M. Jezequel, “Butterfly and Benes-Based on-Chip Communication Networks for Multiprocessor Turbo Decoding,” Proc. Design Automation and Test in Europe (DATE), pp. 654-659, April 2007.
[4] G. Masera, F. Quaglio, and F. Vacca, “Implementation of a Flexible LDPC Decoder,” IEEE Trans. Circuits Syst. II, vol. 54, no. 6, pp. 542-546, 2007.
[5] H. Moussa, A. Baghdadi, and M. Jezequel, “Binary de Bruijn interconnection network for a flexible LDPC/turbo decoder,” Proc. IEEE International Symposium on Circuits and Systems (ISCAS), pp. 97-100, May 2008.

, ,

前のページに戻る