文献

J-GLOBAL ID：201002274564441207   整理番号：10A0860198

インターリーブを用いたシングルスロープAD変換器用高速ランプ波形発生器

High-Speed Ramp-Wave Generator with Interleaved DAC for Single-Slope ADC

著者 (5件)： 牧原幸伸 (北大 大学院情報科学研究科) ,  SHIN Mhun (北大 大学院情報科学研究科) ,  池辺将之 (北大 大学院情報科学研究科) ,  本久順一 (北大 大学院情報科学研究科) ,  佐野栄一 (北大 大学院情報科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 110  号： 140(ICD2010 21-38)  ページ： 89-93  発行年： 2010年07月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： いままでに,CMOSイメージセンサの“Single-Slope型A/D”の量子化誤差をTDC:Time to Digital Converterで再計測する方法を提案してきた。本方式では,後段TDCの変換bit数nに対応して,2ⁿ倍の高速化を実現できる。それに伴い,高速なランプ発生器を必要とする。今回,複数DACのインターリーブ動作及び出力加算による高速化を検討した。複数DACを用いても,量子化単位の規模増加は無く,全体構成においての回路規模は,信号線及び加算要素の増加で済む。m bitのDACunitを2^n-m個組み合わせたインターリーブ加算出力は,DACunit単体の前出力値を2¹とすると,-2¹≦ΔVbut≦2^m-1であるデルタ型DAC同様の機能性を実現できる。0.25umCMOSプロセスを用いて,電流制御型インターリーブ加算DACを設計した。200MHz動作をターゲットに10bitのDACunitを4個組み合わせたしたとき,800MHz相当の12bitのDAC出力を回路シミュレーションによって確認した。(著者抄録)

シソーラス用語： *波形発生器 ,  *ランプ波 ,  *AD変換器 ,  *インタリーブ ,  イメージセンサ ,  量子化誤差 ,  回路シミュレーション ,  CMOSイメージセンサ

分類 (1件)： 発振回路  (NC05020Y)

引用文献 (6件)：

• MASE, M. A wide dynamic range CMOS image sensor with multiple exposure-time signal outputs and 12-bit column-parallel cyclic A/D converters. IEEE J. Solid-State Circuits. 2005, 40, 12, 2787-2795
• YOSHIHARA, S. A 1/1.8-inch 6.4 MPixel 60 frames/s CMOS Image Sensor With Seamless Mode Change. IEEE J. Solid-State Circuits. 2006, 41, 12
• 櫻谷直史. CMOSイメージセンサ用シングルスロープA/Dの高速化検討. 第11回システムLSIワークショップ
• 申武雄. 遅延線路を用いたCMOSイメージセンサ用高速シングルスロープAD変換器の検討. システムとLSIのワークショップ2009. 2009
• NARAGHI, S. A 9b 14μW 0.06mm2 PPM ADC in 90nm digital CMOS. ISSCC Dig. Tech. Papers, 2009. 2009, 168-169

タイトルに関連する用語 (5件)： インターリーブ ,  スロープ ,  AD変換器 ,  ランプ ,  波形発生器