文献

J-GLOBAL ID：201002279281002004   整理番号：10A1109068

マルチギグ可逆データ圧縮装置

Multigig Lossless Data Compression Device

著者 (5件)： MEHBOOB Rizwana (Center for Advanced Studies in Engineering(CASE), PAK) ,  KHAN Shoab A. (Center for Advanced Studies in Engineering(CASE), PAK) ,  AHMED Zaheer (Univ. Engineering and Technol., Taxila, PAK) ,  JAMAL Habibullah (Univ. Engineering and Technol., Taxila, PAK) ,  SHAHBAZ Muhammad (Center for Advanced Res. Engineering, PAK)
資料名： IEEE Transactions on Consumer Electronics  (IEEE Transactions on Consumer Electronics)
巻： 56  号： 3  ページ： 1927-1932  発行年： 2010年08月 
JST資料番号： C0219A  ISSN： 0098-3063  CODEN： ITCEDA  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： データのマルチギガビットスループットを提供するFPGAへのハードウェア実装用のLZ77アルゴリズムに基づいた高速アーキテクチャ提示した。高スループット実現のためには,スタンドアロンアクセラレータがLZ77アルゴリズムに基づいた,ハードウェア圧縮を実現する,ひとつの方法である。そのため,以前の研究の概念を拡張し,マルチインターフェイスにおける,多様なデータ圧縮アプリケーション用の装置に組み込む,多重可逆圧縮アーキテクチャを提案した。この装置は,LAN,WANおよびSAN接続用の多重通信インターネットを装備している。この装置は,マルチギグ圧縮装置として動作するように構成でき,SANにおけるバックアップと復旧のため,10Gpsデータを圧縮/復号する。

シソーラス用語： *データ圧縮 ,  スループット ,  FPGA ,  実装 ,  アルゴリズム ,  データ処理システム ,  LAN【通信】 ,  WAN【通信】
準シソーラス用語： LZ77アルゴリズム ,  SAN ,  アクセラレータ ,  *ハードウェア圧縮 ,  *ハードウェア実装 ,  *可逆圧縮

分類 (2件)： 符号理論  (ND02030R) ,  計算機網  (JC03000K)

タイトルに関連する用語 (2件)： マルチ ,  データ圧縮装置