文献

J-GLOBAL ID：201002280124141830   整理番号：10A0157260

ΔΣ変調器とハイパスミスマッチシェーパーを用いた自己校正型パイプラインADC

A pipelined ADC using background calibration with high-pass mismatch shaper and Delta-sigma modulation

著者 (4件)： 二岡祐一 (法政大) ,  小松直樹 (法政大) ,  高橋翔太郎 (法政大) ,  安田彰 (法政大)
資料名： 電気学会電子回路研究会資料  (電気学会研究会資料)
巻： ECT-10  号： 1-14  ページ： 21-26  発行年： 2010年01月21日 
JST資料番号： X0578A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 製造誤差によるキャパシタミスマッチを検出する際に弊害となる量子化誤差,直流オフセット電圧,フリッカ雑音をハイパス型ΔΣ変調器とハイパスミスマッチチェーパーを用いて抑圧し,キャパシタミスマッチを高精度で検出して補正する方法を提案した。これによりキャパシタミスマッチに影響を受けないパイプラインADCを校正できることを示した。キャパシタミスマッチを1%与えたパイプラインADCについてシミュレーションを行い,誤差検出回数およびキャリブレーションの有無での比較結果を示した。

シソーラス用語： パイプライン処理 ,  *ΔΣ変調 ,  *変調器 ,  *DA変換器 ,  不整合 ,  故障検出 ,  量子化誤差 ,  オフセット ,  1/f雑音 ,  キャリブレーション ,  *誤り検出
準シソーラス用語： ミスマッチ ,  フリッカ雑音 ,  校正【計測】 ,  誤差検出

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (11件)：

• C. R. Grace, P. J. Hurst, and S. H. Lewis. “ A 12 b 80MS/s Pipelined ADC with Boostrapped Digital. Calibration,” IEEE International Solid-State Circuits Conference, pp. 460-461, Feb.2004.
• I. Opris, L. Lewicki, and B.Wong, “ A singled-ended 12 b 20MSample/s self-calibrationg pipeline A/D converter,” in IEEE ISSCC Dig. Tech. Papers, pp. 138-139, Feb.1998.
• A Karanicolas, H.Lee, and K. Bacrania, “A 15-b l-Msample/s DigitallySelf-Calibrated Pipeline ADC,”IEEE J.Solid-State Circuits. Vol.28. No.12, pp. 1207-15, Dec.1993.
• A digitally enhanced 1.8-V 15-bit 40-MSample/s CMOS pipelined ADC, Siragusa, E,; Galton,I.Solid-State Circuits, Volume: 39, IEEE Journal of On page (s): 2126-2138, Issue: 12, Dec.2004.
• Y. Serizawa, A. Yasuda, J. Tayama, “A New Background Calibration Method Using Noise Shaping for Precise Mismatch Detection of a Pipeline”, IEEJ AVLSI2006, ADCI, No.2, pp1-5, Nov., 2006.

タイトルに関連する用語 (2件)： ΔΣ変調器 ,  パイプラインADC