文献

J-GLOBAL ID：201002280774583900   整理番号：10A0794201

信号インテグリティ要因配置計画による低コストシステムソリューションを用いた高速並列インタフェースの実装

High-Speed Parallel Interface Implementation with Low-Cost System Solution by Using Signal Integrity Factorial Design

著者 (5件)： HSU Jimmy (Himax Technol., Inc., Taipei, TWN) ,  YANG Sam (Himax Technol., Inc., Taipei, TWN) ,  GUO Wei-Da (Himax Technol., Inc., Taipei, TWN) ,  LEE Renee (Himax Technol., Inc., Taipei, TWN) ,  CHEN Tung-Yang (Himax Technol., Inc., Taipei, TWN)
資料名： Proceedings. Electronic Components & Technology Conference  (Proceedings. Electronic Components & Technology Conference)
巻： 60th Vol.3  ページ： 1900-1905  発行年： 2010年 
JST資料番号： H0393A  ISSN： 0569-5503  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低コストシステムに対するDDR2-800Mbpsのために提案した信号インテグリティ設計法の方法論,アーキテクチャ,実装,および解析結果を報告した。それらの統計的解析に基づいて,クリティカルなパラメータを指摘し,メモリデータ転送における800Mbps迄のロバストな機能に対して,信号インテグリティに相当するペナルティを用いて,適切なチップ設計,パッケージ,およびボード実装間の正しい妥協のために適用した。様々な物理領域における設計能力問題を見つけ出すために,QFPパッケージと2層ボードを用いたシステム設計を,テストビークルとして取り上げた。そして,それに対応する電気的制約における設計解空間を,組織的な要因配置計画を用いて提案した。この方法論は電気的物理制約の設定と設計フェーズにおける予算コントロールへの適用に役に立った。

シソーラス用語： *インテグリティ ,  *信号 ,  *多元配置 ,  インタフェイス ,  並列化 ,  統計解析 ,  ペナルティ ,  QFP【パッケージ】 ,  ICパッケージ
準シソーラス用語： 統計的解析 ,  *要因配置計画

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： インテグリティ ,  要因配置計画 ,  ソリューション ,  インタフェース ,  実装