文献

J-GLOBAL ID：201002282396069960   整理番号：10A0937369

eLeNA:リセット雑音低減アーキテクチャの評価用のパラメトリックCMOSアクテイブ画素センサ

eLeNA: A Parametric CMOS Active-Pixel Sensor for the Evaluation of Reset Noise Reduction Architectures

著者 (9件)： ANAXAGORAS Thalis (Univ. Sheffield, Sheffield, GBR) ,  ANAXAGORAS Thalis (Sci. and Technol. Facilities Council (STFC)-Rutherford Appleton Lab., Didcot, GBR) ,  KENT Paul (Univ. Sheffield, Sheffield, GBR) ,  ALLINSON Nigel (Univ. Sheffield, Sheffield, GBR) ,  TURCHETTA Renato (Sci. and Technol. Facilities Council (STFC)-Rutherford Appleton Lab., Didcot, GBR) ,  PICKERING Tim (Sci. and Technol. Facilities Council (STFC)-Rutherford Appleton Lab., Didcot, GBR) ,  MANEUSKI Dzmitry (Univ. Glasgow, Glasgow, GBR) ,  BLUE Andrew (Univ. Glasgow, Glasgow, GBR) ,  O’SHEA Val (Univ. Glasgow, Glasgow, GBR)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 57  号： 9  ページ： 2163-2175  発行年： 2010年09月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： eLeNA(低雑音アクティブピクセルセンサ(APS))と命名した新規のCMOSアクテイブ画素センサイメージャを提案した。低いリセット雑音水準を得るため,異なるリセット方法を導入した。このeLeNAセンサは0.18μm CMOSプロセスにより作製し,15μmの画素ピッチをもつ448×512アレイ構造が特長である。異なる5リセット方法を評価するため,14部分からなるパラメトリック試験センサを作製した。アーキテクチャはそれぞれ異なる長所をもつ。ピン止めダイオードを使用せずに,相関2重サンプリング(CDS)構造を挿入した。各アーキテクチャの異なる実現化により,49μV/e^-の変換効率利得で6e^-の電子単位(e^-)での雑音と300e^-/sの漏洩電流を示した。リセット方法を試験するため,評価イメージャとしてパラメトリックCMOSアクテイブ画素センサeLeNAを用いた。漏洩電流と読出し雑音を考慮して,最良の総合性能を得たリセット方法の応用について検討した。

シソーラス用語： 画素 ,  *イメージセンサ ,  CMOS構造 ,  *雑音低減 ,  アレイ回路 ,  *センサアレイ ,  光センサ ,  テスト構造 ,  MIM構造 ,  *半導体集積回路 ,  量子化雑音 ,  静電容量 ,  フォトダイオードアレイ検出器
準シソーラス用語： CMOS画像センサ ,  リセット雑音

分類 (2件)： 半導体集積回路  (NC03162T) ,  光学情報処理  (BD03060T)

タイトルに関連する用語 (7件)： リセット ,  雑音低減 ,  アーキテクチャ ,  評価 ,  CMOS ,  テイブ ,  画素センサ