文献

J-GLOBAL ID：201002282587445431   整理番号：10A1330452

100ギガビット/s Ethernet向けの2:5DMUXを有する2×25ギガビット/s受信機

A 2×25-Gb/s Receiver With 2:5 DMUX for 100-Gb/s Ethernet

著者 (2件)： WU Ke-Chung (National Taiwan Univ., Taipei, TWN) ,  LEE Jri (National Taiwan Univ., Taipei, TWN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 45  号： 11  ページ： 2421-2432  発行年： 2010年11月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 増え続ける通信量につれて,次世代Ethernet10ギガビット/sより100ギガビット/sに移りつつある。本論文では,100ギガビットEthernet向けの2×25ギガビット/s受信機を65nm CMOS技術で実現した。利得と帯域幅変動を最小にするために,制限増幅器に調節機構を適用した。2つの低電力フルレートCDR(クロック&データ回復)と高速2:5DMUX(デマルチプレクサ)回路を集積化した。このプロトタイプは1.2V電源で~510mWの電力を消費して,20mV^ppの入力感度と10^-12以下のビット誤り率を達成した。

シソーラス用語： Ethernet ,  誤り率 ,  信号再生 ,  *受信機 ,  分波器 ,  *無線LAN ,  無線伝送 ,  CMOS構造 ,  *半導体集積回路
準シソーラス用語： BER【誤り率】 ,  *CDR【デジタル通信】 ,  WPAN ,  ギガビット ,  デマルチプレクサ

分類 (3件)： 半導体集積回路  (NC03162T) ,  計算機網  (JC03000K) ,  データ通信  (ND11040A)

タイトルに関連する用語 (3件)： ビット ,  Ethernet ,  受信機