文献

J-GLOBAL ID：201002284786731284   整理番号：10A1119040

85°Cで10秒間保持時間を有する超縮小化バルクFinFET 1T-DRAMの低電圧バイアス印加方法

A low-voltage biasing scheme for aggressively scaled bulk FinFET 1T-DRAM featuring 10s retention at 85°C

著者 (10件)： COLLAERT N. (IMEC, Leuven, BEL) ,  AOULAICHE M. (IMEC, Leuven, BEL) ,  DE WACHTER B. (IMEC, Leuven, BEL) ,  RAKOWSKI M. (IMEC, Leuven, BEL) ,  REDOLFI A. (IMEC, Leuven, BEL) ,  BRUS S. (IMEC, Leuven, BEL) ,  DE KEERSGIETER A. (IMEC, Leuven, BEL) ,  HORIGUCHI N. (IMEC, Leuven, BEL) ,  ALTIMIME L. (IMEC, Leuven, BEL) ,  JURCZAK M. (IMEC, Leuven, BEL)
資料名： Digest of Technical Papers. Symposium on VLSI Technology  (Digest of Technical Papers. Symposium on VLSI Technology)
巻： 2010  ページ： 127-128  発行年： 2010年 
JST資料番号： A0035B  ISSN： 0743-1562  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 負のゲート電圧(V_G)とドレイン電圧(V_D)を用いた,低電圧バイアス印加方法を縮小化バルクFinFET 1T-DRAM用に用いることができることを示した。このバイアス印加方法は,バルクFinFETのフイン中での電子の保存を目的とした。193nmリソグラフィーを用いて,最小10nmのフィン幅と60nmのフィン高さを有するバルクFinFETを作製し,フィン間とトランジスタ間の漏洩電流を低減するため,井戸注入と接地プレーンドーピングを行った。バルクFinFETの接地プレーンドーピングの最適化により,高センスマージンと良好な書込み/読出し耐久性を維持するとともに,85°Cで最大10秒間の保持時間の改善を得ることができた。

シソーラス用語： 電圧 ,  バイアス ,  *FET【トランジスタ】 ,  *DRAM ,  *保持時間 ,  *SOI構造 ,  ドーピング ,  漏れ電流 ,  データ書込 ,  データ読取 ,  接地装置 ,  空乏層
準シソーラス用語： 低電圧 ,  FinFET ,  接地面 ,  完全空乏

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： 保持時間 ,  縮小 ,  バルク ,  FinFET ,  DRAM ,  低電圧 ,  バイアス ,  印加