文献

J-GLOBAL ID：201002284878419660   整理番号：10A0134526

半導体基板における少数キャリア伝搬により誘起される寄生結合電流のグローバルモデリング方式

Global Modeling Strategy of Parasitic Coupled Currents Induced by Minority-Carrier Propagation in Semiconductor Substrates

著者 (5件)： LO CONTE Fabrizio (Ecole Polytechnique Federale de Lausanne, Laussane, CHE) ,  SALLESE Jean-Michel (Ecole Polytechnique Federale de Lausanne, Laussane, CHE) ,  PASTRE Marc (Ecole Polytechnique Federale de Lausanne, Laussane, CHE) ,  KRUMMENACHER Francois (Ecole Polytechnique Federale de Lausanne, Laussane, CHE) ,  KAYAL Maher (Ecole Polytechnique Federale de Lausanne, Laussane, CHE)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 57  号： 1  ページ： 263-272  発行年： 2010年01月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現在の電子工業では,コスト低減のために多くの機能が集積されている。特に電機電子工業では,センシング,計算性および電力機能を組合わせたデバイスの新しい「スマートパワーIC]が開発されている。本稿では,IC基板における寄生電流をシミュレートするための一般的モデリング方法を提供した。この寄生電流は,ラッチアップによる回路誤動作などを生ずる。実際には,基板を含む全回路の三次元物理シミュレーションが要求されている。しかし,これは膨大な時間を要するので従来のCADツールでは扱われていない。そこでこれらの結合寄生電流のシミュレーションを,数値計算で行った。それには,寄生トランジスタを同定する代わりに,基板中のPN接合を直接同定した。

シソーラス用語： *半導体 ,  *基板 ,  *少数キャリア ,  キャリア ,  *モデリング ,  原価低減 ,  電機電子工業 ,  監視制御システム ,  パワーエレクトロニクス ,  ラッチアップ ,  三次元 ,  CAD【計算機】 ,  PN接合 ,  同定
準シソーラス用語： コスト低減 ,  スマートパワー ,  物理シミュレーション

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  数値計算  (JE02000J)

タイトルに関連する用語 (7件)： 半導体基板 ,  少数キャリア ,  伝搬 ,  誘起 ,  寄生 ,  グローバル ,  モデリング