文献

J-GLOBAL ID：201002287690881772   整理番号：10A0286918

Contention-Freeインタリーバとパラレルアーキテクチャを使用したターボデコーダ

Turbo Decoder Using Contention-Free Interleaver and Parallel Architecture

著者 (5件)： WONG Cheng-Chi (National Chiao Tung Univ., Hsinchu, TWN) ,  LAI Ming-Wei (National Chiao Tung Univ., Hsinchu, TWN) ,  LIN Chien-Ching (National Chiao Tung Univ., Hsinchu, TWN) ,  CHANG Hsie-Chia (National Chiao Tung Univ., Hsinchu, TWN) ,  LEE Chen-Yi (National Chiao Tung Univ., Hsinchu, TWN)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 45  号： 2  ページ： 422-432  発行年： 2010年02月 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現在のターボデコーダは一つのソフトイン/ソフトアウト(SISO)デコーダとメモリで構成されていて100Mb/sより高いスループットを得るのが難しい。本稿は複数のSISOデコーダを使って一つの符号語をデコードするターボデコーダを紹介する。各SISOデコーダは多重継続格子ステージに対して同時に実行できるように修正されている。平行高基数SISOデコーダアーキテクチャに関する設計問題を検討した。第一にContention-Freeインタリーバであり,第二は高速加算-比較-選択(ACS)回路であり,第三に処理スケジュールの修正である。32SISOデコーダで各デコーダサイクル当たり2シンボルを処理する設計では160Mb/sと0.22nJ/b/iterであった。提案による設計はスループットを高めるだけでなくエネルギー効率も良い。

シソーラス用語： *回線操作 ,  データリンク制御 ,  輻輳制御 ,  誤り訂正符号 ,  *復号器 ,  通信方式 ,  誤り率 ,  エネルギー効率 ,  スループット
準シソーラス用語： SISO ,  *コンテンション ,  ターボコード ,  *ターボデコーダ ,  ビット誤り率

分類 (1件)： データ通信  (ND11040A)

タイトルに関連する用語 (3件)： インタリーバ ,  パラレルアーキテクチャ ,  ターボデコーダ