文献

J-GLOBAL ID：201002289659799351   整理番号：10A1253820

デジタル処理および移動アプリケーション用の0.495μm²SRAMをもつ65nm低電力CMOSプラットホーム

A 65nm low power CMOS platform with 0.495 mu m(2) SRAM for digital processing and mobile applications

著者 (9件)： UTSUMI K ,  MORIFUJI E ,  KANDA M ,  AOTA S ,  YOSHIDA T ,  HONDA K ,  MATSUBARA Y ,  YAMADA S ,  MATSUOKA F
資料名： 2005 SYMPOSIUM ON VLSI TECHNOLOGY, DIGEST OF TECHNICAL PAPERS
ページ： 216-217  発行年： 2005年 
JST資料番号： I20050150  ISBN： 4-900784-00-1  資料種別： 逐次刊行物 (A)
発行国： その他 (ZZZ)  言語： 英語 (EN)

タイトルに関連する用語 (5件)： デジタル ,  アプリケーション ,  低電力 ,  CMOS ,  プラットホーム