文献

J-GLOBAL ID：201002293857608038   整理番号：10A0826794

マルチコアプロセッサのための最新DRAMシステム設計における電力と性能のトレードオフ

Power and Performance Trade-Offs in Contemporary DRAM System Designs for Multicore Processors

著者 (2件)： ZHENG Hongzhong (Univ. Illinois at Chicago, IL) ,  ZHU Zhichun (Univ. Illinois at Chicago, IL)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 59  号： 8  ページ： 1033-1046  発行年： 2010年08月 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチコアプロセッサの利用拡大,入出力の高速化およびアプリケーションによるメモリー占有に伴い,メモリー帯域・容量への需要が増加した。対応技術が進歩したが,副作用としてメモリー電力消費も急増した。加えてプロセッサ設計への電力節約技術の採用によって,メモリー集中型システムではプロセッサ電力消費を超える様になった。従って,DRAMは全体システムの電力プロファイルにおいて重要な役割を果たす。メモリーアーキテクチャー,政策,設計選択が電力消費に与える影響,および電力と性能のトレードオフについて,総括的に研究した。DDR(dynamic device reconfiguration)3メモリーを持ったマルチコアシステムの性能と電力消費を,異なる構成下で比較した。メモリー電力をブレイクダウンし,DDR2メモリーおよびFB-DIMM(fully buffered dual in-line memory module)とも比較した結果,以下1)-3)を明示した。1)DRAMシステム構成による重大な影響:ページ政策,電力モード,装置構成,バースト長,チャネル構成など,2)DRAM技術の選択による重大な影響,3)構成の最適選択:アプリケーション依存性,再構成可能性,ハイブリッド構成。既存技術を利用した,メモリーサブシステムの適切な設計がエネルギー効率を改良し,性能要求との良好な設計トレードオフを実現することを示唆した。

シソーラス用語： *DRAM ,  *マルチプロセッサシステム ,  *システム設計 ,  電力消費 ,  性能評価 ,  トレードオフ ,  記憶構造 ,  再構成 ,  ページング ,  モデリング ,  作業負荷
準シソーラス用語： マルチコアプロセッサ ,  メモリアーキテクチャ

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (4件)： マルチコアプロセッサ ,  DRAM ,  システム設計 ,  トレードオフ