特許

J-GLOBAL ID：201003000446745669

撮像装置

発明者： 松長 誠之
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2009-137712
公開番号（公開出願番号）：特開2010-283787
出願日： 2009年06月08日
公開日（公表日）： 2010年12月16日
要約：

【課題】デジタルカメラ等に使用されるMOS型撮像チップとDSPチップの撮像装置に関するもので、高性能でローコストの撮像装置を提供する。【解決手段】撮像装置は、第1の設計ルールで設計された積層型撮像チップ210と、第2の設計ルールで設計されたDSPチップ211とを備え、積層型撮像チップ210は、複数の積層型画素と、複数の積層型画素を駆動する駆動部とを備え、複数の積層型画素のそれぞれは、半導体基板上に形成された蓄積ダイオードとリセットトランジスタと読み出しトランジスタとを含む画素回路と、前記画素回路の上部に積層された光電変換膜とを備え、DSPチップ211は、積層型撮像チップからの信号を受け画像処理を行い、前記第2の設計ルールは、前記第1の設計ルールに比べより微細化された設計ルールである。【選択図】図1

請求項（抜粋）：

撮像装置であって、 第1の設計ルールで設計された積層型撮像チップと、 第2の設計ルールで設計された第1DSPチップと を備え、 前記積層型撮像チップは、複数の積層型画素と、前記複数の積層型画素を駆動する駆動部とを備え、 前記複数の積層型画素のそれぞれは、半導体基板上に形成された蓄積ダイオードとリセットトランジスタと読み出しトランジスタとを含む画素回路と、前記画素回路の上部に積層された光電変換膜とを備え、 前記第1DSPチップは、前記積層型撮像チップからの信号を受け画像処理を行い、 前記第2の設計ルールは、前記第1の設計ルールに比べより微細化された設計ルールである撮像装置。

IPC (3件)：

H04N 5/335 ,  H01L 27/146 ,  H01L 27/14

FI (5件)：

H04N5/335 E ,  H04N5/335 Z ,  H04N5/335 U ,  H01L27/14 E ,  H01L27/14 D

Fターム (18件)：

4M118AA10 ,  4M118AB01 ,  4M118BA07 ,  4M118BA14 ,  4M118CB06 ,  4M118FA06 ,  4M118FA50 ,  4M118GA02 ,  4M118HA22 ,  5C024AX01 ,  5C024CX05 ,  5C024CX41 ,  5C024GX03 ,  5C024GX07 ,  5C024GY31 ,  5C024HX01 ,  5C024HX23 ,  5C024HX57