特許

J-GLOBAL ID：201003001243603555

半導体装置の製造方法

発明者： 齊藤 健二
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2009-067787
公開番号（公開出願番号）：特開2010-225600
出願日： 2009年03月19日
公開日（公表日）： 2010年10月07日
要約：

【課題】半導体ウェハの裏面研削工程において、半導体ウェハの外周部での保護テープとの密着性を向上して、裏面研削時に発生する研削くずが半導体ウェハの主面に混入することを抑制できる技術を提供する。【解決手段】ダイシング領域DR(端部)では、開口部OP2内にネガ型感光性ポリイミド樹脂膜EPIが埋め込まれているため、埋め込まれているネガ型感光性ポリイミド樹脂膜EPIと接着材ADHはしっかりと密着する。つまり、ダイシング領域DR(端部)では、開口部OP2にネガ型ポリイミド樹脂膜EPIが埋め込まれており、このネガ型感光性ポリイミド樹脂膜EPIと接着材ADHが密着する結果、ダイシング領域DR(端部)では、隙間が生じない。【選択図】図16

請求項（抜粋）：

(a)複数のチップ領域と、前記複数のチップ領域を分割する分割領域とを主面側に有する半導体ウェハの前記複数のチップ領域にMISFETを形成する工程と、 (b)前記複数のチップ領域に形成されている前記MISFET上に多層配線層を形成し、前記多層配線層の最上層にパッドを形成する工程と、 (c)前記半導体ウェハの分割領域に溝を形成する工程と、 (d)前記半導体ウェハの前記パッドを形成した前記複数のチップ領域および前記分割領域上に表面保護膜を形成する工程と、 (e)前記複数のチップ領域では、前記パッドを露出するように前記表面保護膜を加工し、前記半導体ウェハの外周部から所定範囲内にある端部領域では、前記表面保護膜を残す工程と、 (f)前記半導体ウェハの主面の全面に接着材を介して保護テープを貼り付ける工程と、 (g)前記保護テープを貼り付けた前記半導体ウェハの主面とは反対側の裏面を研削する工程とを備えることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/304 ,  H01L 21/301

FI (4件)：

H01L21/304 622J ,  H01L21/304 631 ,  H01L21/78 L ,  H01L21/78 Q