特許

J-GLOBAL ID：201003001405846651

半導体装置の製造方法及び基板処理装置

発明者： 宮 博信 ,  山崎 裕久 ,  境 正憲 ,  竹林 雄二 ,  柴田 俊格 ,  井上 實
出願人/特許権者： 株式会社日立国際電気 ,  大陽日酸株式会社
代理人 (4件)： 油井 透 ,  阿仁屋 節雄 ,  清野 仁 ,  福岡 昌浩
公報種別：公開公報
出願番号（国際出願番号）：特願2009-051622
公開番号（公開出願番号）：特開2010-206050
出願日： 2009年03月05日
公開日（公表日）： 2010年09月16日
要約：

【課題】処理室内壁等へのダメージを抑制しつつ、高誘電率膜中へのボロンの混入を抑制する半導体装置の製造方法及び基板処理装置を提供する。【解決手段】処理室201内に基板200を搬入する工程と、処理室201内に処理ガス232a,bを供給して基板200上に高誘電率膜を形成する処理を行う工程と、処理後の基板を処理室201内から搬出する工程と、処理室201内にボロンを含むハロゲン系ガス232cを供給して処理室201内に付着した高誘電率膜を含む堆積物を除去し処理室201内をクリーニングする工程と、処理室201内に酸素系ガス232dを供給してクリーニング後に処理室内に残留するボロンを除去もしくは固定する工程とを有する。【選択図】図5

請求項（抜粋）：

処理室内に基板を搬入する工程と、 前記処理室内に処理ガスを供給して基板上に高誘電率膜を形成する処理を行う工程と、 処理後の基板を前記処理室内から搬出する工程と、 前記処理室内にボロンを含むハロゲン系ガスを供給して前記処理室内に付着した前記高誘電率膜を含む堆積物を除去し前記処理室内をクリーニングする工程と、 前記処理室内に酸素系ガスを供給して前記クリーニング後に前記処理室内に残留するボロンを除去もしくは固定する工程と、を有する ことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/316 ,  H01L 21/31 ,  H01L 21/306

FI (3件)：

H01L21/316 X ,  H01L21/31 B ,  H01L21/302 101H

Fターム (33件)：

5F004AA15 ,  5F004BA01 ,  5F004BD04 ,  5F004DA00 ,  5F004DA11 ,  5F004DA26 ,  5F004DB13 ,  5F045AA03 ,  5F045AA15 ,  5F045AB31 ,  5F045AC00 ,  5F045AC07 ,  5F045AD05 ,  5F045AD06 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045AF01 ,  5F045BB14 ,  5F045CA05 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EB06 ,  5F058BA05 ,  5F058BA11 ,  5F058BC03 ,  5F058BE10 ,  5F058BF04 ,  5F058BF06 ,  5F058BF22 ,  5F058BF29 ,  5F058BJ04