特許

J-GLOBAL ID：201003001920659147

コンピュータシステム、コンピュータ本体、HBAに対する電力供給制御方法およびそのプログラム

発明者： 関根 孝司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 勇
公報種別：公開公報
出願番号（国際出願番号）：特願2009-042762
公開番号（公開出願番号）：特開2010-198353
出願日： 2009年02月25日
公開日（公表日）： 2010年09月09日
要約：

【課題】間欠障害に起因するスループットの低下を抑制することを可能とするコンピュータシステムなどを提供する。【解決手段】複数のパス30a〜bを介してストレージデバイスに接続するコンピュータ本体10は、各々のパスに接続するHBA12a〜bと、HBAの各々に対する電力供給を制御する電源制御部13と、I/Oを発行するI/O発行制御手段15と、時刻をカウントして設定した時刻が経過するとタイムアウトを通知するタイマー14とを有し、I/O発行制御手段は、発行したI/Oに対してエラーの発生が検出されたら、待機系のHBAに対する電力供給を開始してから同一のI/Oを再発行し、これでさらにエラーの発生が検出されたら待機系と現用系のパスを切り替え、タイムアウトの通知を受けた際に待機系のHBAに対する電力供給を停止する。【選択図】図1

請求項（抜粋）：

複数のパスの各々に接続する複数のHBA(ホストバスアダプタ)を有するコンピュータ本体と、前記複数のパスの各々に対応して接続する複数のコントローラを有するストレージデバイスとからなるコンピュータシステムであって、 前記コンピュータ本体は、前記複数のHBAの各々に対する電力の供給を制御する電源制御部と、前記複数のパスのいずれにI/O(入出力命令)を発行するかを決定して前記I/Oを発行するI/O発行制御手段と、時刻をカウントして設定した時刻が経過するとタイムアウトを前記I/O発行制御手段に通知するタイマーとを有し、 前記I/O発行制御手段は、前記複数のパスのうちの1つ以上を現用系とし、前記複数のパスのうち前記現用系でないものを待機系とする現用系選択部と、前記電源制御部を制御して前記待機系のパスに対しては該パスに接続するHBAに対する電力供給を停止する電力供給制御部と、前記電力供給制御部が前記待機系のパスに接続するHBAに対する電力供給を開始する場合にこれと共に前記タイマーを起動するタイマー起動部と、前記現用系のパスに対してI/Oを発行するI/O発行部とを備え、 前記I/O発行部が、発行した前記I/Oに対してエラーの発生が検出されたら、前記電力供給制御部に前記待機系のパスに接続するHBAに対する電力供給を開始させてから前記現用系のパスに対して同一の前記I/Oを再発行し、これに対してエラーの発生が検出されなければ前記タイマーから前記タイムアウトの通知を受けた際に前記待機系のパスに接続するHBAに対する電力供給を停止する機能を備えたことを特徴とするコンピュータシステム。

IPC (2件)：

G06F 1/32 ,  G06F 11/20

FI (2件)：

G06F1/00 332B ,  G06F11/20 310E

Fターム (5件)：

5B011EA01 ,  5B011FF02 ,  5B011MA11 ,  5B034BB02 ,  5B034CC05