特許
J-GLOBAL ID：201003002713986290
積層デバイスとこれを用いた電子機器
発明者：
,
出願人/特許権者：
代理人 (3件)：
山田 卓二
, 田中 光雄
, 川端 純市
公報種別：公開公報
出願番号（国際出願番号）：特願2009-017769
公開番号（公開出願番号）：特開2010-178004
出願日： 2009年01月29日
公開日（公表日）： 2010年08月12日
要約：
【課題】積層デバイスを低背化すること。【解決手段】本発明の積層デバイスは、第1グランド電極層12と、第1グランド電極層12の上に形成された第1誘電体シート1cと、この第1誘電体シート1cの上に形成された中間電極層21と、この中間電極層21の上に形成された第2誘電体シート1aと、この第2誘電体シート1aの上に形成された第2グランド電極層11と、この第2誘電体シート11を貫通すると共に中間電極層21と第2グランド電極層11とを電気的に接続するように形成されたビア状インダクタ導体31とを備え、中間電極層21は、第1グランド電極層12に対向する容量電極領域と、第1グランド電極層12に対向しない引出電極領域とを有し、ビア状インダクタ導体31は、中間電極層21の引出電極領域に接続された構成とする。【選択図】図2
請求項（抜粋）：
第1グランド電極層と、
前記第1グランド電極層の上に形成された第1誘電体シートと、
前記第1誘電体シートの上に形成された中間電極層と、
前記中間電極層の上に形成された第2誘電体シートと、
前記第2誘電体シートの上に形成された第2グランド電極層と、
前記第2誘電体シートを貫通すると共に前記中間電極層と前記第2グランド電極層とを電気的に接続するように形成されたビア状インダクタ導体とを備え、
前記中間電極層は、前記第1グランド電極層に対向する容量電極領域と、前記第1グランド電極層に対向しない引出電極領域とを有し、
前記ビア状インダクタ導体は、前記中間電極層の前記引出電極領域に接続された積層デバイス。
IPC (4件)：
H03H 7/075
, H01F 27/00
, H01G 4/40
, H03H 7/09
H03H7/075 Z
, H01F15/00 D
, H01G4/40 321A
, H03H7/09 Z
5E070AA05
, 5E070AB01
, 5E070CB17
, 5E082AB03
, 5E082BB01
, 5E082DD08
, 5J024BA11
, 5J024CA03
, 5J024CA04
, 5J024CA06
, 5J024DA04
, 5J024DA21
, 5J024DA29
, 5J024EA08
