特許

J-GLOBAL ID：201003003990053524

不揮発性記憶装置、集積回路装置及び電子機器

発明者： 徳田 泰信 ,  正田 真樹 ,  宮▲崎▼ 竹志 ,  谷 和馬
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  竹腰 昇 ,  黒田 泰
公報種別：公開公報
出願番号（国際出願番号）：特願2009-012477
公開番号（公開出願番号）：特開2010-171210
出願日： 2009年01月23日
公開日（公表日）： 2010年08月05日
要約：

【課題】加工精度の向上等が可能な不揮発性記憶装置、集積回路装置及び電子機器を提供すること。【解決手段】不揮発性記憶装置は、電気的に書き換え可能な不揮発性の複数のメモリーセル及び複数のビット線が配置される主記憶回路10と、電気的に書き換え可能な不揮発性の複数の情報メモリーセル及び複数のビット線が配置され、少なくとも主記憶回路10の不良メモリーセルのアドレス情報を記憶する情報記憶回路20と、主記憶回路10の複数のビット線のうちの対応ビット線と情報記憶回路20の複数のビット線のうちの対応ビット線との電気的接続をオン状態又はオフ状態にするための選択トランジスターが配置される選択回路30とを含み、情報記憶回路20は主記憶回路10と選択回路30との間に配置される。【選択図】図1

請求項（抜粋）：

電気的に書き換え可能な不揮発性の複数のメモリーセル及び複数のビット線が配置される主記憶回路と、 電気的に書き換え可能な不揮発性の複数の情報メモリーセル及び複数のビット線が配置され、少なくとも前記主記憶回路の不良メモリーセルのアドレス情報を記憶する情報記憶回路と、 前記主記憶回路の前記複数のビット線のうちの対応ビット線と前記情報記憶回路の前記複数のビット線のうちの対応ビット線との電気的接続をオン状態又はオフ状態にするための選択トランジスターが配置される選択回路とを含み、 前記情報記憶回路は、前記主記憶回路と前記選択回路との間に配置されることを特徴とする不揮発性記憶装置。

IPC (8件)：

H01L 27/10 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 27/105 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/06 ,  G11C 29/04

FI (11件)：

H01L27/10 471 ,  H01L27/10 434 ,  H01L27/10 448 ,  H01L27/10 444Z ,  H01L27/10 431 ,  H01L27/10 447 ,  H01L29/78 371 ,  H01L27/10 481 ,  G11C17/00 639B ,  G11C17/00 634A ,  G11C29/00 603J

Fターム (45件)：

4M119GG02 ,  4M119GG05 ,  4M119HH07 ,  4M119KK11 ,  5B125BA02 ,  5B125CA01 ,  5B125CA06 ,  5B125CA08 ,  5B125CA30 ,  5B125DA09 ,  5B125DE09 ,  5B125DE12 ,  5B125EA01 ,  5B125FA07 ,  5F083EP18 ,  5F083EP22 ,  5F083EP63 ,  5F083EP68 ,  5F083ER21 ,  5F083FR00 ,  5F083FZ10 ,  5F083GA11 ,  5F083JA04 ,  5F083KA06 ,  5F083LA04 ,  5F083LA05 ,  5F083LA07 ,  5F083LA10 ,  5F083LA25 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083ZA10 ,  5F101BA45 ,  5F101BB02 ,  5F101BD07 ,  5F101BE01 ,  5F101BE07 ,  5F101BG07 ,  5L106AA10 ,  5L106CC09 ,  5L106CC17 ,  5L106EE02 ,  5L106FF08 ,  5L106GG06