特許

J-GLOBAL ID：201003009539787288

LSIの設計方法

発明者： 黒川 敦 ,  高嶋 裕司 ,  伊部 哲也 ,  大谷 一幸
出願人/特許権者： 三洋電機株式会社 ,  三洋半導体株式会社
代理人 (2件)： 須藤 克彦 ,  鎌田 康秀
公報種別：公開公報
出願番号（国際出願番号）：特願2008-197703
公開番号（公開出願番号）：特開2010-033505
出願日： 2008年07月31日
公開日（公表日）： 2010年02月12日
要約：

【課題】LSIにおいて、信頼性やノイズ問題の生じない最少の電源パッド数と配置を決定する方法を提供する。【解決手段】1) 電源線のエレクトロマイグレーション(EM)、2) 信号線間クロストーク、3) I/Oバッファの同時スイッチング・ノイズ(SSN)、4) 不要電磁放射(EMI)と共振、という順番で解析し、それぞれに予め設定された判定基準が満たされたかどうかの判定を行う。これにより、解析毎に必要な電源パッド数と配置が求められる。前記解析はLSIが持っている各機能の高品質化と処理の高速化を目的に、LSI内の各種の機能グループ(DDR2/HDMI/USB I/F、PLL回路、テスト端子等)毎に行うことが好ましい。そして、機能グループ毎に判定基準を満たす電源パッド数と配置を決定する。【選択図】図2

請求項（抜粋）：

LSIに対して、電源線のエレクトロマイグレーション解析、信号線間のクロストーク解析、入出力バッファの同時スイッチング・ノイズ解析、不要電磁放射と共振の解析をこの順番で実施し、それぞれの解析について、予め設定された判定基準が満たされたかどうかの判定を行い、この判定結果に基づいて、電源パッド数と配置を決定することを特徴とするLSIの設計方法。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (5件)：

G06F17/50 658V ,  G06F17/50 666V ,  G06F17/50 666Y ,  H01L21/82 C ,  H01L21/82 P

Fターム (20件)：

5B046AA08 ,  5B046BA04 ,  5B046JA03 ,  5B046JA10 ,  5F064BB13 ,  5F064BB15 ,  5F064BB27 ,  5F064BB28 ,  5F064BB30 ,  5F064CC23 ,  5F064DD03 ,  5F064DD44 ,  5F064EE45 ,  5F064EE46 ,  5F064EE47 ,  5F064EE48 ,  5F064EE52 ,  5F064HH06 ,  5F064HH08 ,  5F064HH10