特許
J-GLOBAL ID：201003009724865104
シフトレジスタ回路
発明者：
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2008-257904
公開番号（公開出願番号）：特開2010-086640
出願日： 2008年10月03日
公開日（公表日）： 2010年04月15日
要約：
【課題】出力信号の立ち上がり速度の低下を伴わない初期化回路を有するシフトレジスタを提供する。【解決手段】単位シフトレジスタSRは、出力端子OUTに供給するトランジスタQ1と、トランジスタQ1のゲートが接続するノードN1を充電するトランジスタQ3と、ノードN1を放電するトランジスタQ5を備える。プルダウン駆動回路部21は、通常動作時には、ノードN1のレベル変化に応じてトランジスタQ5を駆動するが、所定の初期リセット信号IRSTが活性化したときは、ノードN1のレベルに関わらず、トランジスタQ5をオン状態にする。それにより当該単位シフトレジスタSRの各ノードは所定のレベルに初期化される。【選択図】図3
請求項（抜粋）：
入力端子、出力端子およびクロック端子と、
前記クロック端子に入力されるクロック信号を前記出力端子に供給する第1トランジスタと、
前記入力端子に入力される入力信号の活性化に応じて前記第1トランジスタの制御電極が接続する第1ノードを充電する第2トランジスタと、
前記第1ノードを放電する第3トランジスタと、
前記第1ノードまたは前記出力端子の信号を受ける入力ノードを有し、当該入力ノードのレベル変化に応じて前記第3トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
所定の初期リセット信号が活性化したときは、前記入力ノードのレベルに関わらず、前記第3トランジスタをオン状態にする
ことを特徴とするシフトレジスタ回路。
IPC (3件)：
G11C 19/00
, G09G 3/36
, G09G 3/20
G11C19/00 D
, G11C19/00 J
, G11C19/00 C
, G09G3/36
, G09G3/20 622E
, G09G3/20 621F
5C006AC22
, 5C006BF03
, 5C006FA11
, 5C080AA10
, 5C080BB05
, 5C080DD08
, 5C080FF12
, 5C080JJ02
, 5C080JJ03
