特許

J-GLOBAL ID：201003014440448582

メモリシステム

発明者： 森川 豊 ,  下野 仁司 ,  佐藤 和則 ,  神園 明典
出願人/特許権者： 株式会社東芝
代理人 (20件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  風間 鉄也 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2009-136337
公開番号（公開出願番号）：特開2010-282492
出願日： 2009年06月05日
公開日（公表日）： 2010年12月16日
要約：

【課題】メモリセルに複数ビットの情報を書き込む際の書き込み速度を高速化する。【解決手段】メモリシステム10は、不揮発性メモリ21-0,21-1と、不揮発性メモリをアクセスするメモリインタフェース15-0,15-1とをそれぞれが含む第1及び第2のチャネルを含む。不揮発性メモリは、それぞれが複数のメモリセルからなる複数のページを含み、各メモリセルは、Nビット(Nは2以上の自然数)を記憶可能である。さらに、メモリシステム10は、メモリセルにNビットを書き込む場合に書き込み時間が異なるNページの書き込み動作を行い、かつNページの書き込み動作毎にチャネルを切り替える制御部12を含む。【選択図】図1

請求項（抜粋）：

不揮発性メモリと、前記不揮発性メモリをアクセスするメモリインタフェースとをそれぞれが含み、前記不揮発性メモリはそれぞれが複数のメモリセルからなる複数のページを含み、各メモリセルはNビット(Nは2以上の自然数)を記憶可能である、第1及び第2のチャネルと、 メモリセルにNビットを書き込む場合に書き込み時間が異なるNページの書き込み動作を行い、かつNページの書き込み動作毎にチャネルを切り替える制御部と、 を具備することを特徴とするメモリシステム。

IPC (2件)：

G06F 12/06 ,  G06F 12/00

FI (2件)：

G06F12/06 540E ,  G06F12/00 597U

Fターム (3件)：

5B060BB20 ,  5B060CA15 ,  5B060HA05