特許
J-GLOBAL ID:201003014519371933

バイアス回路、ハイパワーアンプ及び携帯情報端末

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2009-130299
公開番号(公開出願番号):特開2010-278854
出願日: 2009年05月29日
公開日(公表日): 2010年12月09日
要約:
【課題】低電力出力時の利得の変化を低減し、出力電力設定を容易にし、かつ素子値の変動・製品感ばらつきの影響を受けにくい、利得制御のためのバイアス回路を提供することにある。【解決手段】3つのバイアス回路が連接されたHPAでの使用を想定する。第3バイアス回路の電流を二乗特性で変化させる。この二乗特性は線形増幅器であるアンプ102及びその周辺回路で構成されたバッファ増幅器によって増幅される。第3バイアス回路の出力電流IDは、定電流源101とアンプ102の接続点から分岐されるダイオード接続されたFET103の電流駆動能力係数β1に左右される。このFET103に流れる電流から電流を一定量引き抜く回路を設けることで第3バイアス回路の出力電流IDを制御する。【選択図】図4
請求項(抜粋):
入力端から入力される電流を増幅する線形増幅器と、前記入力端と前記線形増幅器の接続点に接続され、ダイオード接続された第1のFETを介して接地される抵抗と、を含むバイアス回路であって、 前記線形増幅器はその周辺回路と共に閾値電圧オフセットを含むバッファ増幅器を構成し、該バッファ増幅器の出力が第2のFETのベース端子に接続されることを特徴とするバイアス回路。
IPC (4件):
H03F 1/30 ,  H03F 3/193 ,  H03F 3/24 ,  H04B 1/04
FI (4件):
H03F1/30 Z ,  H03F3/193 ,  H03F3/24 ,  H04B1/04 E
Fターム (34件):
5J500AA01 ,  5J500AA41 ,  5J500AC14 ,  5J500AC88 ,  5J500AF10 ,  5J500AF15 ,  5J500AH10 ,  5J500AH25 ,  5J500AH29 ,  5J500AK01 ,  5J500AK05 ,  5J500AK09 ,  5J500AK12 ,  5J500AK27 ,  5J500AM08 ,  5J500AM11 ,  5J500AS14 ,  5J500AT01 ,  5J500AT02 ,  5J500LV08 ,  5J500NC04 ,  5J500NF06 ,  5J500NF10 ,  5J500NH08 ,  5K060BB07 ,  5K060CC04 ,  5K060HH03 ,  5K060HH11 ,  5K060HH39 ,  5K060JJ02 ,  5K060JJ04 ,  5K060JJ08 ,  5K060LL11 ,  5K060LL24
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る