特許

J-GLOBAL ID：201003015769742615

半導体装置とその製造方法

発明者： 大木 強師
出願人/特許権者： ソニー株式会社
代理人 (2件)： 角田 芳末 ,  伊藤 仁恭
公報種別：公開公報
出願番号（国際出願番号）：特願2008-187840
公開番号（公開出願番号）：特開2010-027874
出願日： 2008年07月18日
公開日（公表日）： 2010年02月04日
要約：

【課題】合成抵抗を用いることなく、複数の抵抗値を得ることが可能な抵抗素子を備えた半導体装置を提供する。【解決手段】半導体基体上に形成された抵抗率の異なる複数の導電層と、複数の絶縁層とからなる抵抗素子を備える半導体装置を構成する。そして、この抵抗素子は、開孔部と、開孔部内に形成された複数の導電層の何れか一層と接続する接続配線と、接続配線の側面に形成される絶縁層とを備える。【選択図】図1

請求項（抜粋）：

半導体基体と、 前記半導体基体上に形成され、抵抗率の異なる複数の導電層と、複数の絶縁層とからなる抵抗素子と、 前記抵抗素子に設けられた開孔部と、 前記開孔部内に形成され、前記複数の導電層の何れか一層と接続する接続配線と 前記接続配線の側面に形成される絶縁層と を備える半導体装置。

IPC (3件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/768

FI (2件)：

H01L27/04 P ,  H01L21/90 A

Fターム (33件)：

5F033HH08 ,  5F033HH11 ,  5F033HH14 ,  5F033HH19 ,  5F033JJ19 ,  5F033KK30 ,  5F033KK32 ,  5F033KK35 ,  5F033NN40 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033SS11 ,  5F033SS15 ,  5F033TT07 ,  5F033VV09 ,  5F038AR07 ,  5F038AR13 ,  5F038AR16 ,  5F038AR21 ,  5F038AR23 ,  5F038AR25 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20

引用特許：

出願人引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-138091   出願人：日本電気株式会社
• 特開昭63-207164号公報