特許

J-GLOBAL ID：201003016062337028

画像形成装置

発明者： 石野 正人
出願人/特許権者： 京セラミタ株式会社
代理人 (3件)： 佐野 静夫 ,  井上 温 ,  西田 信行
公報種別：公開公報
出願番号（国際出願番号）：特願2009-048769
公開番号（公開出願番号）：特開2010-204322
出願日： 2009年03月03日
公開日（公表日）： 2010年09月16日
要約：

【課題】感光体表面の帯電工程が表面近傍での放電により行われる場合においても、感光体の感度や帯電性能を低下させることなく長期間に亘ってピンホールの発生を抑制できる画像形成装置を提供する。【解決手段】感光層の層厚(累積印字枚数)と除電光量との関係、及び除電光量を低下させたときのドラム表面電位V0が所定値(例えば600V)となる感光層の層厚(累積印字枚数)と帯電バイアスとの関係を予めROM92(或いはRAM93)に記憶させておき、カウンタ95でカウントされた累積印字枚数に応じて制御部90から除電ランプ20及びバイアス制御回路41に制御信号を送信し、除電ランプ20の除電光量、及び帯電装置2a〜2d内の帯電ローラ21に印加される帯電バイアスを段階的に低下させる。【選択図】図11

請求項（抜粋）：

表面に感光層が形成された像担持体と、 該像担持体の表面に接触若しくは非接触で帯電バイアスを印加することで前記像担持体表面を帯電させる帯電部材と、 前記像担持体表面に光照射して感光層の残留電荷を除去する光除電装置と、 を備えた画像形成装置において、 前記像担持体の使用開始時からの累積印字枚数又は累積駆動時間に応じて、前記光除電装置から照射される除電光量及び前記帯電部材に印加される帯電バイアスを低下させることを特徴とする画像形成装置。

IPC (3件)：

G03G 15/00 ,  G03G 21/06 ,  G03G 15/02

FI (3件)：

G03G15/00 303 ,  G03G21/00 340 ,  G03G15/02 102

Fターム (38件)：

2H027DA44 ,  2H027DA45 ,  2H027DE07 ,  2H027EA01 ,  2H027EA10 ,  2H027EC14 ,  2H035AA08 ,  2H035AB03 ,  2H035AC02 ,  2H035AC07 ,  2H035AZ05 ,  2H035AZ09 ,  2H035BA01 ,  2H200FA02 ,  2H200FA03 ,  2H200FA18 ,  2H200GA12 ,  2H200GA16 ,  2H200GA23 ,  2H200GA34 ,  2H200GA47 ,  2H200GB02 ,  2H200GB12 ,  2H200GB25 ,  2H200GB44 ,  2H200HA02 ,  2H200HA29 ,  2H200HB12 ,  2H200JA02 ,  2H200JB10 ,  2H200JC03 ,  2H200JC12 ,  2H200NA02 ,  2H200PA05 ,  2H200PB04 ,  2H200PB25 ,  2H200PB33 ,  2H200PB34