特許
J-GLOBAL ID:201003016194722524

半導体装置

発明者:
出願人/特許権者:
代理人 (7件): 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別:公開公報
出願番号(国際出願番号):特願2008-195062
公開番号(公開出願番号):特開2010-034306
出願日: 2008年07月29日
公開日(公表日): 2010年02月12日
要約:
【課題】主耐圧特性の安定化が図られる半導体装置を提供する。【解決手段】n型の半導体基板1の第1主表面の第1領域R1には、IGBTとなる、pベース層3、nソース層4、ゲート電極11、エミッタ電極14aが形成され、第2主表面には、コレクタ電極15が形成されている。外周接合領域としての第2領域R2では、ガードリングとなるp層5が表面から所定の深さにわたり形成されている。第2領域R2には、AlSi層14cと半絶縁性シリコン窒化膜17が形成され、さらに、オーバーコート膜18が形成されている。第3領域R3の表面にはn層6が形成され、さらに、最外周に位置するAlSi層14bから距離を隔てて、段差部20となるAlSi層14cが形成されている。【選択図】図1
請求項(抜粋):
対向する第1主表面および第2主表面を有する第1導電型の半導体基板と、 前記半導体基板における前記第1主表面の第1領域に形成された第1電極および前記第2主表面に形成された第2電極を含み、前記第1電極と前記第2電極との間で電流が流される電力用半導体素子と、 前記第1領域よりも外側に位置する、前記第1主表面の第2領域に形成された第2導電型のガードリングと、 前記第2領域を覆うように形成された半絶縁性絶縁膜と、 前記半絶縁性絶縁膜を覆うように、前記第2領域に形成された誘電体膜と、 前記第2領域よりも外側に位置する、前記第1主表面の第3領域に形成され、前記誘電体膜となる材料が流れ出るのを阻止する流動阻止部と を備えた、半導体装置。
IPC (5件):
H01L 21/336 ,  H01L 29/78 ,  H01L 29/41 ,  H01L 29/06 ,  H01L 29/739
FI (4件):
H01L29/78 658J ,  H01L29/44 Z ,  H01L29/78 652P ,  H01L29/78 655A
Fターム (8件):
4M104AA01 ,  4M104BB03 ,  4M104CC01 ,  4M104DD66 ,  4M104FF35 ,  4M104GG09 ,  4M104GG18 ,  4M104HH20
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る