特許

J-GLOBAL ID：201003021631384688

半導体装置及びその製造方法

発明者： 西谷 純一郎
出願人/特許権者： エルピーダメモリ株式会社
代理人 (3件)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2009-113422
公開番号（公開出願番号）：特開2010-263104
出願日： 2009年05月08日
公開日（公表日）： 2010年11月18日
要約：

【課題】シリカ系SOD膜を用いて微細で緻密なSTIを形成する。【解決手段】半導体基板1に形成した溝内にシリコン酸化膜を含む素子分離絶縁膜で素子分離された半導体装置であって、該素子分離絶縁膜は、溝の側面に設けた耐酸化性のサイドウォール膜5と、該サイドウォール膜5で囲まれた溝の下部に配された、熱酸化法で形成した酸化シリコン膜8と、前記サイドウォール膜で囲まれた溝の上部に充填したシリカ系SOD膜7とを備える。【選択図】図6

請求項（抜粋）：

半導体基板に形成した溝内にシリコン酸化膜を含む素子分離絶縁膜で素子分離された半導体装置であって、 該素子分離絶縁膜は、 溝の側面に設けた耐酸化性のサイドウォール膜と、 該サイドウォール膜で囲まれた溝の下部に配された、熱酸化法で形成した熱酸化シリコン膜と、 前記サイドウォール膜で囲まれた溝の上部に充填したシリカ系SOD膜と を備えた半導体装置。

IPC (3件)：

H01L 21/76 ,  H01L 27/08 ,  H01L 29/78

FI (3件)：

H01L21/76 L ,  H01L27/08 331A ,  H01L29/78 301R

Fターム (33件)：

5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032AA49 ,  5F032AA70 ,  5F032AA76 ,  5F032CA17 ,  5F032DA02 ,  5F032DA09 ,  5F032DA16 ,  5F032DA23 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F032DA78 ,  5F048AA04 ,  5F048BB05 ,  5F048BB09 ,  5F048BB12 ,  5F048BG13 ,  5F048BG14 ,  5F140AA26 ,  5F140BA01 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF17 ,  5F140BJ27 ,  5F140BK13 ,  5F140CB04 ,  5F140CE07 ,  5F140CE20