特許

J-GLOBAL ID：201003024712332339

信号処理回路

発明者： 田村 泰孝 ,  張 子誠 ,  山崎 大輔 ,  小川 淳二 ,  岡庭 雄亮
出願人/特許権者： 富士通株式会社 ,  学校法人慶應義塾
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-213258
公開番号（公開出願番号）：特開2010-035186
出願日： 2009年09月15日
公開日（公表日）： 2010年02月12日
要約：

【課題】高速信号を符号間干渉なく信号を受信することができる信号処理回路(コンパレータ回路)を提供することを課題とする。【解決手段】入力信号から出力信号への信号伝達特性がクロック信号により変化するように入力信号を処理して出力信号を出力する入力回路(3111)と、クロック信号により活性化状態になった期間に入力回路の出力信号を増幅する増幅回路(3102)とを有する信号処理回路が提供される。【選択図】図32

請求項（抜粋）：

入力信号から出力信号への信号伝達特性がクロック信号により変化するように入力信号を処理して出力信号を出力する入力回路と、 クロック信号により活性化状態になった期間に前記入力回路の出力信号を増幅する増幅回路と を有する信号処理回路。

IPC (3件)：

H03K 5/14 ,  H03K 17/00 ,  H03K 5/08

FI (3件)：

H03K5/14 ,  H03K17/00 E ,  H03K5/08 E

Fターム (27件)：

5J001AA04 ,  5J001AA11 ,  5J001BB02 ,  5J001BB13 ,  5J001BB14 ,  5J001DD09 ,  5J039DA08 ,  5J039DA12 ,  5J039DB02 ,  5J039KK04 ,  5J039KK10 ,  5J039MM03 ,  5J055AX02 ,  5J055BX04 ,  5J055CX24 ,  5J055DX12 ,  5J055EY21 ,  5J055EZ08 ,  5J055EZ10 ,  5J055EZ25 ,  5J055EZ26 ,  5J055EZ31 ,  5J055EZ50 ,  5J055FX05 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04

引用特許：

審査官引用 (4件)

• データ受信回路
  公報種別：公開公報   出願番号：特願2002-149119   出願人：富士通株式会社
• 特開昭63-087014
  
• 特開昭59-097220
  
• レシーバ回路
  公報種別：公開公報   出願番号：特願平11-200550   出願人：富士通株式会社