特許
J-GLOBAL ID：201003025677313560
並列補間型A/D変換器及びディジタル等化装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (10件)：
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2009-126800
公開番号（公開出願番号）：特開2010-278557
出願日： 2009年05月26日
公開日（公表日）： 2010年12月09日
要約：
【課題】分解能を上げることによる回路面積及び消費電力の増大を抑えた並列補間型A/D変換器を提供する。【解決手段】m+1個(mは正の整数)の参照電圧VR1〜VRm+1(ただし、VR1<VR2・・・<VRm<VRm+1)を生成する参照電圧生成回路111と、参照電圧VR1〜VRm+1の各々と入力信号電圧との電圧差を増幅するm+1個の差動増幅器A1〜Am+1を有する差動増幅器列112と、各差動増幅器からそれぞれ生成される出力電圧セットを受け取る複数個の比較回路を含む動作回路113とを設ける。ここで、より重要な情報を含むアナログ信号成分を精度良く変換できるよう特定の範囲では回路ばらつき耐性を高め、重要でない情報成分を変換する範囲は回路ばらつき耐性を低くするように、参照電圧をVRk(kは2≦k≦m+1の整数)とするとき、参照電圧VRkのk値に応じて比較回路の個数を異ならせる。【選択図】図1
請求項（抜粋）：
それぞれが相互に異なるm+1個(mは正の整数)の参照電圧VR1〜VRm+1(ただし、VR1<VR2・・・<VRm<VRm+1)を生成する参照電圧手段と、
前記複数の参照電圧VR1〜VRm+1の各々と入力信号電圧との電圧差を増幅し、それぞれが出力電圧セットを生成するm+1個の差動増幅器A1〜Am+1を有する差動増幅手段であって、前記各差動増幅器A1〜Am+1の出力電圧セットのそれぞれは相補的な非反転出力電圧と反転出力電圧とを含む差動増幅手段と、
前記各差動増幅器からそれぞれ生成される出力電圧セットを受け取り、クロック信号に従って動作する動作手段とを備え、
前記動作手段は、それぞれが所定のしきい値電圧Vtnを有する複数個の比較手段を含み、
前記各比較手段は、前記複数の出力電圧セットのうち、前記参照電圧VRk(kは2≦k≦m+1の整数)が入力される差動増幅器Akの出力電圧セットであって第1の非反転出力電圧と第1の反転出力電圧とを含む第1の出力電圧セットと、前記参照電圧VRk-1が入力される差動増幅器Ak-1の出力電圧セットであって第2の非反転出力電圧と第2の反転出力電圧とを含む第2の出力電圧セットとがそれぞれ入力され、所定の重み付け演算を行うことにより前記しきい値電圧Vtnをそれぞれ決定し、前記第1の出力電圧セットと前記第2の出力電圧セットとの差分を比較した比較結果をVDDレベル又はVSSレベルにそれぞれ増幅し、前記増幅された比較結果をディジタル信号として出力する並列補間型A/D変換器であって、
前記参照電圧VRkのk値により前記比較手段の個数が異なることを特徴とする並列補間型A/D変換器。
IPC (1件)：
FI (1件)：
Fターム (7件)：
5J022AA06
, 5J022BA08
, 5J022CA08
, 5J022CB02
, 5J022CD03
, 5J022CF01
, 5J022CF02
