特許

J-GLOBAL ID：201003028494115407

半導体装置およびその製造方法

発明者： 久兼 一毅
出願人/特許権者： エルピーダメモリ株式会社
代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2009-097035
公開番号（公開出願番号）：特開2010-251407
出願日： 2009年04月13日
公開日（公表日）： 2010年11月04日
要約：

【課題】組立ラインのクリーン度を向上させても、半導体装置の製造歩留まりを、ある一定値以上に向上させることが困難であった【解決手段】エピタキシャル成長法により半導体基板1にエピタキシャル層2を設ける成膜工程と、前記エピタキシャル層2に半導体素子3を設ける工程と、前記半導体基板1を除去して、前記エピタキシャル層のみを残す除去工程とを備える。【選択図】図2

請求項（抜粋）：

エピタキシャル成長法により半導体基板にエピタキシャル層を設ける成膜工程と、 前記エピタキシャル層に半導体素子を設ける工程と、 前記半導体基板を除去して、前記エピタキシャル層のみを残す除去工程とを有することを特徴とする、半導体装置の製造方法。

IPC (2件)：

H01L 21/20 ,  H01L 23/12

FI (2件)：

H01L21/20 ,  H01L23/12 501S

Fターム (7件)：

5F152LL03 ,  5F152LP09 ,  5F152MM01 ,  5F152MM04 ,  5F152MM11 ,  5F152NN03 ,  5F152NQ03