特許
J-GLOBAL ID：201003028591840060
インタフェース回路
発明者：
出願人/特許権者：
代理人 (1件)：
松本 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2009-115570
公開番号（公開出願番号）：特開2010-268049
出願日： 2009年05月12日
公開日（公表日）： 2010年11月25日
要約：
【課題】マルチチップモジュールに設けられているアナログ回路とデジタル回路との間の配線数を増加させることなく、データ伝送の自由度を向上させることを可能にし、さらに、アナログ回路とデジタル回路の各々で異なる電源を用いることを可能にする。【解決手段】 アナログ回路との間のシリアル通信のビットレートに同期したデータサイズを有し各々格納対象のデジタルデータの種類が予め定められた複数のスロットに等分されるデータフレームのスロットのうちの該当するものにデジタルデータを書き込み、各スロットの構成ビットが等間隔に送出されるようにインタリーブを施しつつ当該データフレームの構成ビットを出力するパラレル/シリアル変換部と、パラレル/シリアル変換部の出力ビットのビット値を示す差動信号をアナログ回路へ送信する差動信号送信部とを有するデジタル回路を提供する。【選択図】図1
請求項（抜粋）：
デジタル/アナログ変換を実行するアナログ回路へ、外部から受け取った1または複数種のデジタルデータをシリアル通信により送信するインタフェース回路において、
前記シリアル通信のビットレートに同期したデータサイズのデータフレームであって、各々格納対象のデジタルデータの種類が予め定められた複数のスロットに等分されるデータフレームのスロットのうちの該当するものに前記1または複数種のデジタルデータの各々を書き込み、各スロットの構成ビットが等間隔に送出されるようにインタリーブを施しつつ当該データフレームの構成ビットを出力するパラレル/シリアル変換部と、
前記パラレル/シリアル変換部の出力ビットのビット値を示す差動信号を前記アナログ回路へ送信する差動信号送信部と、
を有することを特徴とするインタフェース回路。
IPC (1件)：
FI (1件)：
Fターム (4件)：
5K029AA18
, 5K029CC01
, 5K029DD24
, 5K029EE04
