特許
J-GLOBAL ID:201003032432991771
積層半導体装置および積層半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (4件):
龍華 明裕
, 飯山 和俊
, 明石 英也
, 林 茂則
公報種別:公開公報
出願番号(国際出願番号):特願2008-283557
公開番号(公開出願番号):特開2010-114155
出願日: 2008年11月04日
公開日(公表日): 2010年05月20日
要約:
【課題】TSVを有するSOI基板を積層する場合に余分な圧力を加えることなく、少ない圧力で確実にバンプ間を接合する。【解決手段】絶縁層および絶縁層に接して形成されたSOI層を有する基板と、基板の表面および裏面の間を貫通する貫通孔と、表面または裏面と実質的に同一な平面に端面を有する、貫通孔に形成された貫通結合部と、を有する半導体装置を複数備え、一の半導体装置の貫通結合部の端面と、他の半導体装置の貫通結合部の端面とを接合することにより、一の半導体装置と他の半導体装置とを積層して形成した積層半導体装置を提供する。【選択図】図1
請求項(抜粋):
絶縁層および前記絶縁層に接して形成されたSOI層を有する基板と、
前記基板の表面および裏面の間を貫通する貫通孔と、
前記表面または前記裏面と実質的に同一な平面に端面を有する、前記貫通孔に形成された貫通結合部と、
を有する半導体装置を複数備え、
一の半導体装置の前記貫通結合部の前記端面と、他の半導体装置の前記貫通結合部の前記端面とを接合することにより、前記一の半導体装置と前記他の半導体装置とを積層して形成した積層半導体装置。
IPC (5件):
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 21/320
, H01L 23/52
FI (2件):
H01L25/08 Z
, H01L21/88 J
Fターム (23件):
5F033GG03
, 5F033HH11
, 5F033JJ04
, 5F033JJ11
, 5F033JJ33
, 5F033KK01
, 5F033MM01
, 5F033MM30
, 5F033NN05
, 5F033NN07
, 5F033PP15
, 5F033PP26
, 5F033QQ07
, 5F033QQ16
, 5F033QQ37
, 5F033QQ48
, 5F033QQ53
, 5F033RR04
, 5F033RR06
, 5F033SS08
, 5F033SS11
, 5F033TT07
, 5F033VV07
引用特許:
前のページに戻る