特許
J-GLOBAL ID：201003032883984876
不揮発性記憶装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-254943
公開番号（公開出願番号）：特開2010-087259
出願日： 2008年09月30日
公開日（公表日）： 2010年04月15日
要約：
【課題】積層されたメモリセルの各層間における整流素子のドーピングプロファイルが異なるものとなることを抑制する不揮発性記憶装置の製造方法を提供する。【解決手段】第1の方向に延在する第1の配線と、前記第1の方向と非平行な第2の方向に延在する第2の配線と、前記第1の配線と前記第2の配線との間に挟持される記録層と、前記記録層に印加される電圧の極性に方向性を与える整流素子30と、を有するメモリセルを複数の層に積層した不揮発性記憶装置の製造方法であって、前記整流素子を形成する工程は、p型半導体の層30aを形成する工程と、前記p型半導体の層の主面にn型半導体の調整層31を形成する工程と、前記調整層の主面に前記調整層のドーパント濃度よりも低いドーパント濃度のn型半導体の層30bを形成する工程と、を含み、前記調整層のドーパント濃度と厚み寸法の少なくともいずれかを前記積層されたメモリセルの各層毎に変化させる。【選択図】図6
請求項（抜粋）：
第1の方向に延在する第1の配線と、
前記第1の方向と非平行な第2の方向に延在する第2の配線と、
前記第1の配線と前記第2の配線との間に挟持され、前記第1の配線と前記第2の配線とを介して供給される電流により、第1の状態と第2の状態との間を可逆的に遷移可能な記録層と、
前記記録層に印加される電圧の極性に方向性を与える整流素子と、
を有するメモリセルを複数の層に積層した不揮発性記憶装置の製造方法であって、
前記整流素子を形成する工程は、p型半導体の層を形成する工程と、前記p型半導体の層の主面にn型半導体の調整層を形成する工程と、前記調整層の主面に前記調整層のドーパント濃度よりも低いドーパント濃度のn型半導体の層を形成する工程と、を含み、
前記調整層のドーパント濃度と厚み寸法の少なくともいずれかを前記積層されたメモリセルの各層毎に変化させること、を特徴とする不揮発性記憶装置の製造方法。
IPC (4件)：
H01L 27/105
, H01L 45/00
, H01L 49/00
, H01L 27/10
H01L27/10 448
, H01L45/00 A
, H01L45/00 Z
, H01L49/00 Z
, H01L27/10 451
5F083FZ10
, 5F083GA10
, 5F083GA27
, 5F083JA39
, 5F083JA60
, 5F083PR21
, 5F083PR23
, 5F083PR33
