特許
J-GLOBAL ID:201003033943400395
自己整合半導体トランジスタの製造方法
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2009-046403
公開番号(公開出願番号):特開2010-205765
出願日: 2009年02月27日
公開日(公表日): 2010年09月16日
要約:
【課題】高速応答性が良く高密度化が容易であり、かつ高性能な薄膜トランジスタの製造方法を提供することを目的とする。【解決手段】本発明方法で製造される薄膜トランジスタは、半導体活性層として酸化物半導体を用いることで、従来フレキシブル基板上に形成されてきた有機半導体より高い電子移動度を実現する。また、半導体層が最初からフレキシブル基板等の上に形成された基板を利用し、ゲート電極と絶縁膜をパターニングし、アンダーカットを生じさせ、その後、ソース、ドレイン電極を蒸着形成し、リフトオフすることを特徴とする。【選択図】図2
請求項(抜粋):
基板上に、酸化物半導体の半導体層を形成した後、絶縁膜及びゲート電極膜を形成し、その後パターンを用いることでゲート電極、及び絶縁膜をパターニングし、アンダーカットを生じさせ、その後、ソース電極、ドレイン電極を形成し、リフトオフすること、を特徴とした薄膜トランジスタの製造方法
IPC (2件):
H01L 21/336
, H01L 29/786
FI (3件):
H01L29/78 616K
, H01L29/78 618B
, H01L29/78 627C
Fターム (14件):
5F110AA01
, 5F110AA04
, 5F110BB01
, 5F110CC01
, 5F110DD01
, 5F110DD02
, 5F110EE03
, 5F110EE04
, 5F110EE14
, 5F110GG01
, 5F110HK04
, 5F110QQ01
, 5F110QQ11
, 5F110QQ14
前のページに戻る