特許
J-GLOBAL ID：201003034362480602
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (7件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
, 荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-225060
公開番号（公開出願番号）：特開2010-061727
出願日： 2008年09月02日
公開日（公表日）： 2010年03月18日
要約：
【課題】抵抗値のレベル変化によってデータを記憶する記憶素子を備えた不揮発性半導体記憶装置において、センスアンプ10の入力信号のオフセットを低減させる。【解決手段】センスアンプ10は、記憶素子に定電圧を印加するためのトランジスタ29,30と、記憶素子を流れる電流を電圧に変換するための負荷トランジスタ27,28と、ノードN27,N28の電位差を検出する差動増幅回路41とを含む。トランジスタ27〜30をバイポーラトランジスタで構成することによって、MOSトランジスタを用いた場合に比べてトランジスタの特性のばらつきを抑えることができるので、オフセットを低減させることができる。【選択図】図8
請求項（抜粋）：
メモリアレイを備え、前記メモリアレイは、
各々が抵抗値のレベルの変化によってデータを記憶する記憶素子を有する複数のメモリセルと、
各々が抵抗値の固定された参照用素子を有する複数の参照セルとを含み、
さらに、読出回路を備え、前記読出回路は、
第1の電源ノードと第1のノードとの間に設けられた第1の負荷素子と、
前記第1の電源ノードと第2のノードとの間に設けられた第2の負荷素子と、
前記第1のノードの電圧と前記第2のノードの電圧との差を増幅する差動増幅回路と、
一方の主電極が前記第1のノードと接続され、他方の主電極が前記複数のメモリセルのうちの選択されたメモリセルを介して第2の電源ノードと接続され、制御電極に所定の第1の電圧が印加された第1のトランジスタと、
一方の主電極が前記第2のノードと接続され、他方の主電極が前記複数の参照セルのうちの選択された1または複数の参照セルを介して前記第2の電源ノードと接続され、制御電極に前記第1の電圧が印加された第2のトランジスタとを含み、
前記第1および第2のトランジスタは、それぞれバイポーラトランジスタによって構成される、不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C11/15 150
, G11C13/00 A
