特許
J-GLOBAL ID:201003035212774345

タッチセンサ機能付き表示装置

発明者:
出願人/特許権者:
代理人 (2件): 増田 達哉 ,  朝比 一夫
公報種別:公開公報
出願番号(国際出願番号):特願2009-100388
公開番号(公開出願番号):特開2010-250624
出願日: 2009年04月16日
公開日(公表日): 2010年11月04日
要約:
【課題】表示装置にタッチセンサ機能を付加することにより、良好な画像を提供することができるとともに、装置の小型化を図ることのできるタッチセンサ機能付き表示装置を提供すること。【解決手段】液晶表示装置10は、タッチ面211のタッチ位置を検出するタッチセンサ6を有するとともに、TFTアレイ基板3を有している。TFTアレイ基板3には、複数の画素電極83と、各画素電極83との間に容量を形成する複数の容量線85とが形成されている。タッチセンサ6は、各画素電極83に対応する複数の画素領域Pから選択され他タッチ位置検出用画素領域PTを充電する際の電位上昇率を検知する電位上昇率検知手段96を有し、電位上昇率検知手段96により検知された電位上昇率が所定範囲外であるタッチ位置検出用画素領域PTの位置を前記タッチ位置として検出する。【選択図】図6
請求項(抜粋):
共通電極を有する第1基板と、 前記第1基板に対して対向配置された第2基板と、 前記第1基板と前記第2基板との間に設けられた表示部と、 前記第1基板側または前記第2基板側に設けられたタッチ面のタッチ位置を検出するタッチセンサとを有し、 前記第2基板は、行方向に並んだ複数のデータ線と、 前記データ線に略直交する列方向に並んだ複数のゲート線と、 隣り合う一対の前記データ線および隣り合う一対の前記ゲート線とで囲まれた画素領域毎に配置された複数の画素電極と、 前記複数のゲート線に対応して前記列方向に並ぶとともに、前記画素電極との間に容量を形成する複数の容量線と、 前記複数の画素電極毎に配置され、前記画素電極、前記データ線および前記ゲート線と電気的に接続された複数の薄膜トランジスタとを有し、 前記タッチセンサは、前記容量線に電圧を印加することにより前記画素領域を充電する際の、複数の前記画素領域のうちから選択された複数のタッチ位置検出用画素領域の電位上昇率を検知する電位上昇率検知手段を有し、前記電位上昇率検知手段により検知された前記電位上昇率が所定範囲外である前記タッチ位置検出用画素領域の位置を、前記タッチ位置として検出することを特徴とするタッチセンサ機能付き表示装置。
IPC (7件):
G06F 3/041 ,  G09F 9/30 ,  G02F 1/136 ,  G02F 1/133 ,  G09G 3/36 ,  G09G 3/20 ,  G09F 9/00
FI (10件):
G06F3/041 320D ,  G09F9/30 338 ,  G02F1/1368 ,  G02F1/133 530 ,  G09G3/36 ,  G09G3/20 691D ,  G09G3/20 612T ,  G09G3/20 624C ,  G09G3/20 624E ,  G09F9/00 366A
Fターム (49件):
2H092JA24 ,  2H092JB65 ,  2H092JB69 ,  2H092NA01 ,  2H092NA25 ,  2H092PA06 ,  2H193ZA04 ,  2H193ZA07 ,  2H193ZC24 ,  2H193ZE10 ,  2H193ZH25 ,  2H193ZJ02 ,  5B087AA06 ,  5B087AA09 ,  5B087BC03 ,  5B087BC06 ,  5B087CC02 ,  5B087CC26 ,  5C006AC25 ,  5C006AF44 ,  5C006AF71 ,  5C006AF73 ,  5C006BB16 ,  5C006BC03 ,  5C006BC06 ,  5C006EC05 ,  5C080AA10 ,  5C080BB05 ,  5C080DD01 ,  5C080FF11 ,  5C080GG01 ,  5C080JJ02 ,  5C080JJ06 ,  5C094AA15 ,  5C094AA22 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DA20 ,  5C094FA10 ,  5C094FB19 ,  5C094GA10 ,  5C094HA10 ,  5G435AA01 ,  5G435AA18 ,  5G435BB12 ,  5G435CC09 ,  5G435EE49

前のページに戻る