特許

J-GLOBAL ID：201003036381393950

画素回路、発光装置、電子機器及び画素回路の駆動方法

発明者： 山本 学志
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 大林 章 ,  矢代 仁 ,  高橋 太朗
公報種別：公開公報
出願番号（国際出願番号）：特願2009-065866
公開番号（公開出願番号）：特開2010-217661
出願日： 2009年03月18日
公開日（公表日）： 2010年09月30日
要約：

【課題】簡易な構成で黒浮きを低減する。【解決手段】画素回路Pは、電位VCTが供給される第2電源線と電気的に接続され駆動電流Ielに応じた階調となるOLED素子11と、OLED素子11と駆動トランジスタ200との間に設けられた第1トランジスタ210と、OLED素子11の陽極と電位VCCが供給される第3電源線との間に設けられた第2トランジスタ220とを備える。第1トランジスタ210及び第2トランジスタ220のゲートには、共通の第1制御信号をG1[i]が供給される。【選択図】図2

請求項（抜粋）：

第1電位が供給される第1電源線と電気的に接続され、駆動電流を生成する駆動トランジスタと、 第2電位が供給される第2電源線と電気的に接続され、前記駆動電流に応じた階調となる発光素子と、 前記発光素子と前記駆動トランジスタとの間に設けられた第1トランジスタと、 前記発光素子及び前記第1トランジスタの接続点と第3電位が供給される第3電源線との間に設けられた第2トランジスタと、 前記第1トランジスタのゲートと前記第2トランジスタのゲートとは電気的に接続され、前記第1トランジスタと前記第2トランジスタとは、チャネルの型が相違する、 ことを特徴とする画素回路。

IPC (3件)：

G09G 3/30 ,  G09G 3/20 ,  H01L 51/50

FI (7件)：

G09G3/30 J ,  G09G3/20 641D ,  G09G3/20 624B ,  G09G3/20 621A ,  G09G3/20 642E ,  G09G3/20 611H ,  H05B33/14 A

Fターム (23件)：

3K107AA01 ,  3K107BB01 ,  3K107CC31 ,  3K107CC45 ,  3K107EE03 ,  3K107HH04 ,  3K107HH05 ,  5C080AA06 ,  5C080BB05 ,  5C080CC03 ,  5C080DD03 ,  5C080DD05 ,  5C080DD09 ,  5C080DD23 ,  5C080EE28 ,  5C080EE29 ,  5C080FF11 ,  5C080HH09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK04 ,  5C080KK07