特許
J-GLOBAL ID：201003041077388120
画像処理装置
発明者：
,
出願人/特許権者：
代理人 (2件)：
石川 泰男
, 奥 和幸
公報種別：公開公報
出願番号（国際出願番号）：特願2009-064515
公開番号（公開出願番号）：特開2010-218236
出願日： 2009年03月17日
公開日（公表日）： 2010年09月30日
要約：
【課題】少ないメモリサイズで高速に画像処理を行うことを目的とする。【解決手段】原画像に関連した第1入力画素データと出力側の画素データとを加算する加算器11と、第1加算器からの画素データから第2入力画素データを減算する減算器12と、減算器からの画素データを、原画像における走査方向の画素数個分順に記憶する記憶器13と、を有する加算処理部10と、加算処理部10を経由してきた第3入力画素データと出力側からの画素データとを加算する加算器21と、第2加算器からの画素データから、加算する画素数分の走査前の第3入力画素データを減算する減算器22と、減算器からの画素データを1画素分記憶する記憶器24と、を有する第2加算処理部20と、を備え、前段の2つの第1加算処理部に後段の第1加算処理部を接続し、後段の第1加算処理部に2つの第2加算処理部を直列に接続する。【選択図】図1
請求項（抜粋）：
原画像に対して走査しながら、前記原画像を画像処理する画像処理装置において、
前記原画像に関連した第1入力画素データと、出力側からの画素データとを加算する第1加算器と、
前記第1加算器からの画素データから、前記原画像に関連した第2入力画素データを減算して第1出力画素データを外部に出力する前記第1減算器と、
前記原画像における前記走査方向の画素数個分の前記第1出力画素データを順に記憶し、前記第1加算器に順に出力する第1記憶器と、を有する第1加算処理部と、
前記第1加算処理部を経由してきた第3入力画素データと、出力側からの画素データとを加算する第2加算器と、
前記第2加算器からの画素データから、加算する画素数分の走査前の前記第3入力画素データを減算して第2出力画素データを外部に出力する第2減算器と、
前記第2出力画素データを1画素分記憶して、前記第2加算器に出力する第2記憶器と、を有する第2加算処理部と、
を備え、
前段の2つの前記第1加算処理部に後段の前記第1加算処理部を接続し、前記後段の第1加算処理部に2つの第2加算処理部を直列に接続したこと特徴とする画像処理装置。
IPC (3件)：
G06T 5/20
, G06T 7/60
, G06T 1/20
G06T5/20 J
, G06T7/60 250A
, G06T1/20 A
5B057CA08
, 5B057CA12
, 5B057CA16
, 5B057CB08
, 5B057CB12
, 5B057CB16
, 5B057CC02
, 5B057CE06
, 5B057CH09
, 5B057DB02
, 5B057DB09
, 5B057DC08
, 5B057DC16
, 5L096AA06
, 5L096FA06
, 5L096FA67
, 5L096GA04
, 5L096GA10
, 5L096GA17
, 5L096GA55
