特許
J-GLOBAL ID：201003045291999964
半導体デバイス
発明者：
,
出願人/特許権者：
代理人 (5件)：
須山 佐一
, 須山 英明
, 川原 行雄
, 山下 聡
, 熊井 寛
公報種別：公開公報
出願番号（国際出願番号）：特願2009-008874
公開番号（公開出願番号）：特開2010-165984
出願日： 2009年01月19日
公開日（公表日）： 2010年07月29日
要約：
【課題】複数の半導体チップを配線基板上に積層して半導体デバイスを作製するにあたって、半導体チップの歩留りロスを低減すると共に、デバイス自体の歩留りを向上させる。【解決手段】配線基板上2にはチップユニット6A、6Bが搭載されている。チップユニット6A、6Bは、電極パッド9を有する複数の半導体チップ7A〜7Hと、表面に露出させたテストパッド10とそれから配線された電極パッド11とを有するインターポーザ8A、8Bとを備える。半導体チップ7とインターポーザ8とは電極パッド9、11を露出させると共に、インターポーザ8が最上段に位置するように階段状に積層されている。電極パッド9、11間は第1の接続部材12で電気的に接続されている。【選択図】図1
請求項（抜粋）：
接続パッドを備える配線基板と;
電極パッドを有する複数の半導体チップと、表面に露出させたテストパッドと前記テストパッドから配線された電極パッドとを有するインターポーザとを備え、前記複数の半導体チップおよび前記インターポーザは前記電極パッドを露出させると共に、前記インターポーザが最上段に位置するように、前記配線基板上に階段状に積層されているチップユニットと;
前記複数の半導体チップおよび前記インターポーザの前記電極パッド間を電気的に接続する第1の接続部材と;
前記配線基板の前記接続パッドと前記半導体チップまたは前記インターポーザの前記電極パッドとの間を電気的に接続する第2の接続部材と;
前記チップユニットを前記第1および第2の接続部材と共に封止するように、前記配線基板上に形成された封止樹脂層と;
を具備することを特徴とする半導体デバイス。
IPC (5件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 21/60
, G01R 31/28
H01L25/08 Z
, H01L21/60 321Y
, H01L21/60 321E
, G01R31/28 U
2G132AA08
, 2G132AA14
, 2G132AL00
