特許
J-GLOBAL ID：201003045472164872

半導体装置及びモジュールデバイス

発明者：
林 亨

林 亨 について

, 
諏訪 元大

諏訪 元大 について

, 
成瀬 峰信

成瀬 峰信 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2008-296562
公開番号（公開出願番号）：特開2010-123203
出願日： 2008年11月20日
公開日（公表日）： 2010年06月03日
要約：
【課題】アクセスデータレートが1Gbpsを超えるような高速メモリアクセスに必要なクロック同期のタイミングマージンを充足し易くする技術を提供する。【解決手段】メモリ制御用チップ(2)がメモリに向けて出力するクロック信号の負荷とデータストローブ信号の負荷を同等とし、同じくクロック信号の負荷とチップセレクト信号のような他のアクセスストローブ信号の負荷を同等するように、チップのパッド配置、チップのパッドとパッケージの外部接続用ランドとの配線形態等を決定する。アクセスストローブ信号用のパッド(CTRL0、CTRL1)はコマンド・アドレス信号用のパッド(CMD・ADR)よりもクロック信号用のパッドの近くに配置して、クロック信号の負荷とアクセスストローブ信号の負荷を同等にし易いようにする。また、クロック信号用パッド及びアクセスストローブ信号用パッドの夫々は同一信号機能毎に複数個設ける。【選択図】図1
請求項（抜粋）：
一面、前記一面に形成された複数のボンディングリード、前記一面とは反対側の他面、及び前記他面に形成された複数のランドを有する配線基板と、 主面、前記主面に形成された回路素子、及び前記主面に形成され、前記回路素子と電気的に接続された複数のパッドを有し、前記配線基板の前記一面上に搭載された半導体チップと、 前記半導体チップの前記複数のパッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の接続部材と、を含み、 前記複数のパッドは、クロック信号に同期してメモリをアクセス制御するためのメモリ制御用パッドとして、クロック信号用パッド、データ信号用パッド、データストローブ信号用パッド、コマンド・アドレス信号用パッド、及びアクセスストローブ信号用パッドを含み、 前記アクセスストローブ信号用パッドは前記コマンド・アドレス信号用パッドよりも前記クロック信号用パッドの近くに配置されている、半導体装置。
IPC (2件)：
G11C 11/401 ,  H01L 25/00
FI (2件)：
G11C11/34 371K ,  H01L25/00 A
Fターム (13件)：
5M024AA36 ,  5M024AA44 ,  5M024AA49 ,  5M024BB03 ,  5M024BB04 ,  5M024BB05 ,  5M024BB30 ,  5M024DD90 ,  5M024JJ03 ,  5M024LL06 ,  5M024LL17 ,  5M024LL19 ,  5M024PP01
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM