特許

J-GLOBAL ID：201003048517199043

垂直型半導体装置及びその形成方法

発明者： 李 昇▲ジュン▼ ,  李 雲京
出願人/特許権者： 三星電子株式会社
代理人 (4件)： 村山 靖彦 ,  志賀 正武 ,  渡邊 隆 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2009-235200
公開番号（公開出願番号）：特開2010-093269
出願日： 2009年10月09日
公開日（公表日）： 2010年04月22日
要約：

【課題】垂直型メモリ装置と形成方法を提供する。【解決手段】本発明は、垂直型半導体装置及び形成方法を提供する。垂直型半導体装置、セル領域及び周辺回路領域を含む半導体基板と、セル領域上に複数のワードラインが垂直に積層されたワードライン構造体と、ワードライン構造体を貫通して配置された半導体の構造体と、ワードライン構造体と半導体の構造体との間に配置されたゲート絶縁膜と、前記周辺回路領域にワードライン構造体と同一の垂直構造のダミーワードライン構造体と、を含む。【選択図】図2B

請求項（抜粋）：

セル領域及び周辺回路領域を含む半導体基板と、 前記セル領域上に複数のワードラインが垂直に積層されたワードライン構造体と、 前記ワードライン構造体を貫通して配置された半導体の構造体と、 前記ワードライン構造体と半導体の構造体との間に配置されたゲート絶縁膜と、 前記周辺回路領域に前記ワードライン構造体と同一の垂直構造のダミーワードライン構造体と、を含むことを特徴とする垂直型半導体装置。

IPC (5件)：

H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10

FI (3件)：

H01L27/10 434 ,  H01L29/78 371 ,  H01L27/10 481

Fターム (19件)：

5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083GA25 ,  5F083HA07 ,  5F083JA05 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA19 ,  5F083PR39 ,  5F083ZA28 ,  5F101BA45 ,  5F101BB02 ,  5F101BD16 ,  5F101BD34 ,  5F101BD35