特許
J-GLOBAL ID:201003050587714322
仮想アドレスキャッシュメモリ及び仮想アドレスキャッシュ方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
伊藤 進
公報種別:公開公報
出願番号(国際出願番号):特願2008-269940
公開番号(公開出願番号):特開2010-097558
出願日: 2008年10月20日
公開日(公表日): 2010年04月30日
要約:
【課題】TLBの機能をキャッシュメモリ上で実現して、回路量の削減を図り、かつエイリアスの問題を解消する仮想アドレスキャッシュメモリを提供する。【解決手段】仮想アドレスキャッシュメモリ12は、プロセスの仮想アドレスの所定の上位ビットの仮想ページタグを含むエントリデータを保持し、プロセッサからの仮想ページタグが一致するとヒット信号を出力するTLB仮想ページメモリ21と、仮想ページタグとページオフセットをキャッシュインデックスとしてキャッシュデータを保持するデータメモリ23と、キャッシュインデックスに対応してデータメモリ23に記憶されたキャッシュデータのキャッシュステートを保持するキャッシュステートメモリ24と、を有する。【選択図】図2
請求項(抜粋):
プロセスの仮想アドレスの所定の上位ビットの仮想ページタグを含むエントリデータを保持し、プロセッサからの前記仮想ページタグが一致するとヒット信号を出力するTLB仮想ページメモリと、
前記仮想ページタグ又はページオフセットをキャッシュインデックスとしてキャッシュデータを保持するデータメモリと、
前記キャッシュインデックスに対応して前記データメモリに記憶された前記キャッシュデータのキャッシュステートを保持するキャッシュステートメモリと、
を有することを特徴とする仮想アドレスキャッシュメモリ。
IPC (2件):
FI (9件):
G06F12/08 525D
, G06F12/08 507Z
, G06F12/08 525B
, G06F12/08 525E
, G06F12/10 501Z
, G06F12/08 525C
, G06F12/08 531D
, G06F12/08 507F
, G06F12/10 501F
Fターム (7件):
5B005JJ14
, 5B005JJ22
, 5B005MM01
, 5B005MM51
, 5B005NN31
, 5B005PP26
, 5B005SS13
引用特許:
審査官引用 (3件)
-
特開平4-235648
-
特開平3-083150
-
特開平4-328655
前のページに戻る