特許

J-GLOBAL ID：201003051910317644

プリント配線基板、電子装置、高圧電源装置、画像形成装置及び電子装置の製造方法

発明者： 長崎 修
出願人/特許権者： キヤノン株式会社
代理人 (6件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2009-119073
公開番号（公開出願番号）：特開2010-267876
出願日： 2009年05月15日
公開日（公表日）： 2010年11月25日
要約：

【課題】フロー半田付け工程において焦電効果により圧電素子から発生する放電から安価かつ簡単な方法で半導体部品を保護する。【解決手段】電子装置は、例えば、半田噴流を用いて半田付けされるプリント配線基板と、プリント配線基板に設けられた半導体部品と、プリント配線基板に設けられた圧電素子とを備える。さらに、電子装置は基準電位パターンとランドとを備える。基準電位パターンは、半導体部品及び圧電素子の少なくとも一方に基準電位を付与する。ランドは、半導体部品と圧電素子との間に設けられ、かつ、基準電位パターンと接続され、プリント配線基板のソルダーレジスト層から配線部を露出させることで形成される。これにより、半田噴流を用いる半田付け工程において焦電効果によって圧電素子に発生する放電電流を、圧電素子と、ランドと、基準電位パターンと、半田噴流とによって形成される放電経路に通電させる。【選択図】図1

請求項（抜粋）：

電子装置であって、 半田噴流を用いて半田付けされるプリント配線基板と、 前記プリント配線基板に設けられた半導体部品と、 前記プリント配線基板に設けられた圧電素子と、 前記半導体部品及び前記圧電素子の少なくとも一方に基準電位を付与する基準電位パターンと、 前記半導体部品と前記圧電素子との間に設けられ、かつ、前記基準電位パターンと接続され、前記プリント配線基板のソルダーレジスト層から配線部を露出させることで形成されたランドと を備え、 前記半田噴流を用いる半田付け工程において焦電効果によって前記圧電素子に発生する放電電流を、該圧電素子と、前記ランドと、前記基準電位パターンと、前記半田噴流とによって形成される放電経路に通電させることを特徴する電子装置。

IPC (4件)：

H05K 3/34 ,  H05K 1/02 ,  H02M 3/24 ,  H02M 3/28

FI (5件)：

H05K3/34 501A ,  H05K1/02 K ,  H02M3/24 H ,  H02M3/28 Y ,  H05K3/34 506A

Fターム (34件)：

5E319AA02 ,  5E319AA03 ,  5E319AA08 ,  5E319AB01 ,  5E319AB06 ,  5E319AC01 ,  5E319AC11 ,  5E319CC24 ,  5E319GG15 ,  5E338AA01 ,  5E338BB04 ,  5E338BB13 ,  5E338BB75 ,  5E338CC07 ,  5E338CD24 ,  5E338EE12 ,  5H730AA03 ,  5H730AA15 ,  5H730AA20 ,  5H730AS04 ,  5H730BB21 ,  5H730BB57 ,  5H730BB61 ,  5H730DD02 ,  5H730EE02 ,  5H730EE07 ,  5H730EE10 ,  5H730EE59 ,  5H730FG07 ,  5H730ZZ04 ,  5H730ZZ05 ,  5H730ZZ11 ,  5H730ZZ12 ,  5H730ZZ19