特許

J-GLOBAL ID：201003053211368627

不揮発性半導体記憶装置及びその製造方法

発明者： 前嶋 洋
出願人/特許権者： 株式会社東芝
代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-036056
公開番号（公開出願番号）：特開2010-192718
出願日： 2009年02月19日
公開日（公表日）： 2010年09月02日
要約：

【課題】高集積度・低コスト性を確保しつつ、高速性・低消費電力性に優れた可変抵抗素子を用いた不揮発性半導体記憶装置等を提供する。【解決手段】不揮発性半導体記憶装置は、複数の第1の配線、前記第1の配線に交差する複数の第2の配線、前記第1及び第2の配線の下層又は上層に形成されたソース線、並びに前記第1及び第2の配線の各交差部に配置された複数のメモリセルを有するメモリセルアレイ層を備える。前記メモリセルは、前記第1の配線と前記ソース線との間に直列に接続された可変抵抗素子及びトランジスタを備える。前記可変抵抗素子は、電気的書き換えが可能で抵抗値をデータとして不揮発に記憶し、前記トランジスタは、側面に前記第2の配線をゲートとして配置した柱状トランジスタであることを特徴とする。【選択図】図6A

請求項（抜粋）：

複数の第1の配線、前記第1の配線に交差する複数の第2の配線、前記第1及び第2の配線の下層又は上層に形成されたソース線、並びに前記第1及び第2の配線の各交差部に配置された複数のメモリセルを有するメモリセルアレイ層を備え、 前記メモリセルは、前記第1の配線と前記ソース線との間に直列に接続された可変抵抗素子及びトランジスタを備え、 前記可変抵抗素子は、電気的書き換えが可能で抵抗値をデータとして不揮発に記憶し、 前記トランジスタは、側面に前記第2の配線をゲートとして配置した柱状トランジスタである ことを特徴とする不揮発性半導体記憶装置。

IPC (2件)：

H01L 27/10 ,  G11C 13/00

FI (3件)：

H01L27/10 451 ,  G11C13/00 A ,  H01L27/10 481

Fターム (22件)：

5F083FZ10 ,  5F083GA01 ,  5F083GA02 ,  5F083GA05 ,  5F083GA09 ,  5F083GA10 ,  5F083GA12 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083JA60 ,  5F083KA03 ,  5F083KA06 ,  5F083KA12 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083MA06 ,  5F083MA19 ,  5F083PR40 ,  5F083ZA12 ,  5F083ZA14