特許
J-GLOBAL ID:201003054248324227
半導体集積回路装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2009-070515
公開番号(公開出願番号):特開2010-225782
出願日: 2009年03月23日
公開日(公表日): 2010年10月07日
要約:
【課題】低電力制御が行われるエリアバンプ構造の半導体集積回路装置に最適化した電源供給を提供する。【解決手段】論理ブロック領域2において、電源スイッチ部14は、論理ブロック領域2,3の両辺側にそれぞれレイアウトするのではなく、論理ブロック領域2の内側に分割して等間隔でレイアウトし、各々の基準電位VSS用のパッド11との距離が短くなるようにする。たとえば、論理ブロック領域2では、電源スイッチ部14が3つに分散されて配置されており、各々のパッド11と電源スイッチ部14との距離が短くなるようにしている。これにより、エリアバンプ構造の半導体集積回路装置における電源供給の電圧低下を大幅に低減することができる。【選択図】図3
請求項(抜粋):
外周部、およびそれより内側に、グリッド状、または千鳥足状に配置された複数のパッドを備えた半導体チップを有し、
前記半導体チップは、
低消費電力制御の対象となる論理ブロック領域と、
前記論理ブロック領域の低消費電力制御が可能と判断した際に、電源スイッチコントロール信号を出力する電源スイッチ制御部と、
前記電源スイッチ制御部から出力された電源スイッチコントロール信号に基づいて、前記論理ブロック領域に供給される基準電位を遮断し、前記論理ブロック領域を低電力制御する電源スイッチ部とを備え、
前記複数のパッドのうち、前記電源スイッチ部がレイアウトされている領域に近いパッドを基準電位用パッドとしてレイアウトすることを特徴とする半導体集積回路装置。
IPC (5件):
H01L 21/822
, H01L 27/04
, H01L 21/82
, H01L 21/320
, H01L 23/52
FI (6件):
H01L27/04 E
, H01L27/04 A
, H01L21/82 D
, H01L21/82 L
, H01L21/88 Z
, H01L21/88 T
Fターム (31件):
5F033UU04
, 5F033VV04
, 5F033VV05
, 5F033VV07
, 5F033XX05
, 5F038BE07
, 5F038BE09
, 5F038CA03
, 5F038CA05
, 5F038CA07
, 5F038CA10
, 5F038CD02
, 5F038CD12
, 5F038CD16
, 5F038DF08
, 5F038EZ20
, 5F064BB02
, 5F064BB37
, 5F064CC09
, 5F064DD03
, 5F064DD42
, 5F064DD44
, 5F064EE03
, 5F064EE08
, 5F064EE23
, 5F064EE27
, 5F064EE42
, 5F064EE52
, 5F064FF07
, 5F064FF36
, 5F064FF52
引用特許:
審査官引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願2007-091365
出願人:株式会社ルネサステクノロジ
前のページに戻る