特許
J-GLOBAL ID：201003055409956357
メモリ制御装置、プログラム及び方法
発明者：
,
,
出願人/特許権者：
代理人 (5件)：
上野 剛史
, 太佐 種一
, 市位 嘉宏
, 坂口 博
, 明石 英也
公報種別：公開公報
出願番号（国際出願番号）：特願2008-290387
公開番号（公開出願番号）：特開2010-117869
出願日： 2008年11月12日
公開日（公表日）： 2010年05月27日
要約：
【課題】プログラムの実行効率を向上させる。【解決手段】共有メモリに対するアクセスをトランザクション単位で制御するメモリ制御装置であって、共有メモリに記憶されたデータのバージョンを記憶する管理部と、トランザクションの処理中の共有メモリに対する更新処理の実行に応じて、当該更新処理をしたデータのバージョンを含む更新エントリを、トランザクション毎に記憶するログ記憶部と、トランザクションのコミット要求が与えられたことに応じて、更新エントリに含まれるバージョンと管理部に記憶されたバージョンとが一致する場合、当該更新処理の実行に応じた処理結果を共有メモリに書き込み、一致しない場合、当該更新処理を再実行して再実行結果を共有メモリに書き込む制御部と、を備えるメモリ制御装置を提供する。【選択図】図3
請求項（抜粋）：
共有メモリに対するアクセスをトランザクション単位で制御するメモリ制御装置であって、
前記共有メモリに記憶されたデータのバージョンを記憶する管理部と、
トランザクションの処理中の前記共有メモリに対する更新処理の実行に応じて、当該更新処理をしたデータのバージョンを含む更新エントリを、トランザクション毎に記憶するログ記憶部と、
トランザクションのコミット要求が与えられたことに応じて、更新エントリに含まれるバージョンと前記管理部に記憶されたバージョンとが一致する場合、当該更新処理の実行に応じた処理結果を前記共有メモリに書き込み、一致しない場合、当該更新処理を再実行して再実行結果を前記共有メモリに書き込む制御部と、
を備えるメモリ制御装置。
IPC (1件)：
FI (1件)：
Fターム (1件)：
引用特許：
引用文献：
出願人引用 (1件)
-
アプリケーション開発の必修知識 トランザクション完全理解
審査官引用 (1件)
-
アプリケーション開発の必修知識 トランザクション完全理解
前のページに戻る
