特許

J-GLOBAL ID：201003057303200191

半導体集積回路及びアドレス変換方法

発明者： 井口 晃
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊藤 進
公報種別：公開公報
出願番号（国際出願番号）：特願2009-011147
公開番号（公開出願番号）：特開2010-170266
出願日： 2009年01月21日
公開日（公表日）： 2010年08月05日
要約：

【課題】回路規模を大きくしないで、TLBヒット率を改善する半導体集積回路及びアドレス変換方法を提供する。【解決手段】アドレス変換部を搭載した半導体集積回路は、マイクロTLB14と、メインTLB15と、CPU13を有する。CPU13は、プロセスの切替時に、切替元のプロセスのプライベートなマッピングを有するTLBエントリを、マイクロTLB14から読み出して、複数のプロセスのそれぞれのプライベートなマッピングを有するTLBエントリを、TLBのコンテキストとして記憶する複数のTLBコンテキスト記憶領域を有するTLBコンテキスト記憶部18における対応するTLBエントリ記憶領域に記憶し、切替先のプロセスのプライベートなマッピングを有するTLBエントリを、TLBコンテキスト記憶部18から読み出してメインTLB15に書き込む。【選択図】図1

請求項（抜粋）：

CPUからメインメモリへのアクセス時の仮想アドレスを、対応する物理アドレスに変換するアドレス変換装置であって、 前記仮想アドレスと前記物理アドレスの対応関係の情報を有するTLBエントリを記憶する第1のアドレス変換バッファと、 前記1のアドレス変換バッファに前記仮想アドレスに対応する物理アドレスの情報が無かったときに参照され、前記仮想アドレスと前記物理アドレスの対応関係の情報を有するTLBエントリを記憶する第2のアドレス変換バッファと、 プロセスの切替時に、切替元のプロセスのプライベートなマッピングを有するTLBエントリを、前記第1のアドレス変換バッファから読み出して、複数のプロセスのそれぞれのプライベートなマッピングを有するTLBエントリをTLBのコンテキストとして記憶する複数のTLBコンテキスト記憶領域を有するTLBコンテキスト記憶部における対応するTLBエントリ記憶領域に記憶し、切替先のプロセスのプライベートなマッピングを有するTLBエントリを、前記TLBコンテキスト記憶部から読み出して前記第2のアドレス変換バッファに書き込む制御部と、 を有することを特徴とするアドレス変換部を搭載した半導体集積回路。

IPC (2件)：

G06F 12/10 ,  G06F 12/08

FI (2件)：

G06F12/10 501C ,  G06F12/08 565

Fターム (3件)：

5B005JJ11 ,  5B005MM52 ,  5B005SS13