特許

J-GLOBAL ID：201003057362487127

ダイヤモンド電界効果トランジスタ及びその作製方法

発明者： 嘉数 誠 ,  植田 研二 ,  影島 博之
出願人/特許権者： 日本電信電話株式会社
代理人 (2件)： 谷 義一 ,  阿部 和夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-228654
公開番号（公開出願番号）：特開2010-062457
出願日： 2008年09月05日
公開日（公表日）： 2010年03月18日
要約：

【課題】最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドFETを提供すること。【解決手段】ダイヤモンド結晶1を用意し、マイクロ波CVD装置のリアクター内で水素プラズマ(Hで表す)を照射し、水素を含む表面層2を形成する(図1(a))。第1の表面層2上の一部の領域に、空間的に分離して、厚さ600nmの金薄膜31、32を蒸着する。これは、各ソース電極31、ドレイン電極32になる。ソース電極31とドレイン電極32との間に、空間的に分離して、Al薄膜4を蒸着する(図1(c))。このAl薄膜4はゲート電極4になる。試料にNO2を供給し、第1の表面層2上に第2の表面層5を形成する(図1(d))。露出した第2の表面層5全体を覆うように保護層6を第2の表面層5上に堆積させる(図1(e))。【選択図】図1

請求項（抜粋）：

ダイヤモンド結晶基板と、 前記ダイヤモンド結晶基板上に水素原子で終端された第1の表面層と、 前記ダイヤモンド結晶基板の第1の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第2の表面層と、 前記第2の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、 を備えたことを特徴とするダイヤモンド電界効果トランジスタ。

IPC (7件)：

H01L 21/338 ,  H01L 29/812 ,  C23C 16/27 ,  C23C 16/511 ,  H01L 21/205 ,  H01L 21/312 ,  H01L 21/314

FI (6件)：

H01L29/80 Q ,  C23C16/27 ,  C23C16/511 ,  H01L21/205 ,  H01L21/312 A ,  H01L21/314 A

Fターム (26件)：

4K030AA17 ,  4K030FA01 ,  4K030LA11 ,  5F045AA09 ,  5F045AB07 ,  5F045BB16 ,  5F045CA06 ,  5F045DA68 ,  5F058AA10 ,  5F058AC05 ,  5F058AE01 ,  5F058AE10 ,  5F058AH03 ,  5F058BA20 ,  5F058BC20 ,  5F058BJ03 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GL02 ,  5F102GT02 ,  5F102GV05 ,  5F102GV06 ,  5F102HC01