特許

J-GLOBAL ID：201003061128042070

基板処理方法

発明者： 櫛引 理人 ,  西村 栄一
出願人/特許権者： 東京エレクトロン株式会社
代理人 (2件)： 別役 重尚 ,  村松 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2009-061139
公開番号（公開出願番号）：特開2010-219106
出願日： 2009年03月13日
公開日（公表日）： 2010年09月30日
要約：

【課題】処理対象層に、半導体デバイスの小型化要求を満たす小さい寸法の開口部を形成することができる基板処理方法を提供する。【解決手段】処理対象基板であるウエハWのマスク層としてのフォトレジスト膜53上に補強膜を形成すると共に、開口パターンを形成する線状部分の線幅aをトリミングする成膜トリミングステップは、フォトレジスト膜53の表面に1価のアミノシランを吸着させる吸着ステップと、吸着したアミノシランを、酸素をプラズマ励起した酸素ラジカルを用いて酸化し、これによってアミノシランをSi酸化膜に改質すると共にフォトレジスト膜53の線状部分の線幅aをトリミングする酸化ステップを有する。【選択図】図2

請求項（抜粋）：

処理対象層と、有機膜とを有する基板を処理する基板処理方法であって、前記有機膜表面に補強膜を形成しつつ開口パターンを形成する該有機膜の線状部分の線幅を微細化する成膜トリミングステップを有することを特徴とする基板処理方法。

IPC (3件)：

H01L 21/027 ,  H01L 21/316 ,  H01L 21/306

FI (5件)：

H01L21/30 568 ,  H01L21/316 C ,  H01L21/316 X ,  H01L21/302 104H ,  H01L21/302 105A

Fターム (22件)：

5F004AA16 ,  5F004BA01 ,  5F004BB16 ,  5F004BB19 ,  5F004BD01 ,  5F004BD04 ,  5F004CA01 ,  5F004DA26 ,  5F004DB26 ,  5F004DB27 ,  5F004EA13 ,  5F004EB08 ,  5F046LA18 ,  5F058BA20 ,  5F058BC02 ,  5F058BD04 ,  5F058BF04 ,  5F058BF06 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BJ10