半導体記憶装置

発明者： , , , ,
出願人/特許権者： ,
代理人 (4件)：棚井澄雄 , 高橋詔男 , 大房直樹 , 大浪一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-167059
公開番号（公開出願番号）：特開2010-009667
出願日： 2008年06月26日
公開日（公表日）： 2010年01月14日
要約：

【課題】メモリセルからビット線にデータを読み出す際、あるいはメモリセルにデータを書き込み・再書き込みする場合に、情報記憶用キャパシタの対向電極であるプレートの電位に発生する電圧ノイズを低減させることを可能とする半導体記憶装置を提供する。【解決手段】半導体記憶装置が、複数のメモリセルがアレイ状に配置されているメモリセルアレイと、ワード線ドライバと、センスアンプと、メモリセルアレイとワード線ドライバとの境界領域又は/及びメモリセルアレイとセンスアンプとの境界領域に配置される複数の第1のダミーキャパシタとを有し、第1のダミーキャパシタの一方の電極が共通に接続されるとともに第1の電位が印加され、メモリセルがそれぞれ有する情報記憶用キャパシタの他方の電極と第1のダミーキャパシタの他方の電極とが共通に接続されるとともに第2の電位が印加される。【選択図】図1

請求項（抜粋）：

選択用MOSトランジスタと情報記憶用キャパシタからなるメモリセルであって、前記選択用MOSトランジスタのゲート電極がワード線に接続され、前記選択用MOSトランジスタのドレイン電極が前記情報記憶用キャパシタの一方の電極に接続され、前記選択用MOSトランジスタのソース電極がビット線に接続されている複数のメモリセルがアレイ状に配置されているメモリセルアレイと、前記ワード線の端部に接続され、前記ワード線を駆動するワード線ドライバと、前記ビット線の端部に接続され、前記メモリセルから読み出される信号電圧をセンス増幅するセンスアンプと、前記メモリセルアレイと前記ワード線ドライバとの境界領域又は/及び前記メモリセルアレイと前記センスアンプとの境界領域に配置される複数の第1のダミーキャパシタと、を有し、前記第1のダミーキャパシタの一方の電極が共通に接続されるとともに第1の電位が印加され、前記情報記憶用キャパシタの他方の電極と前記第1のダミーキャパシタの他方の電極とが共通に接続されるとともに第2の電位が印加される、ことを特徴とする半導体記憶装置。

IPC (5件)：

G11C 11/404 , G11C 11/401 , H01L 21/824 , H01L 27/108 , H01L 27/10

FI (8件)：

G11C11/34 352D , G11C11/34 371K , H01L27/10 671A , H01L27/10 621C , H01L27/10 621Z , H01L27/10 481 , H01L27/10 681A , H01L27/10 681B

Fターム (31件)：

5F083AD06 , 5F083AD15 , 5F083AD21 , 5F083AD24 , 5F083AD48 , 5F083AD49 , 5F083GA09 , 5F083GA12 , 5F083KA07 , 5F083KA08 , 5F083LA02 , 5F083LA03 , 5F083LA05 , 5F083LA12 , 5F083LA17 , 5F083LA18 , 5F083LA19 , 5F083MA06 , 5F083MA17 , 5F083MA20 , 5F083PR03 , 5F083ZA28 , 5M024AA22 , 5M024BB02 , 5M024BB35 , 5M024CC12 , 5M024CC18 , 5M024PP01 , 5M024PP03 , 5M024PP04 , 5M024PP05

引用特許：

出願人引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願2002-143252 出願人：松下電器産業株式会社
混在型半導体集積回路装置
公報種別：公開公報出願番号：特願平10-010607 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願平3-340834 出願人：三菱電機株式会社

全件表示

審査官引用 (9件)

特開昭62-034397
半導体記憶装置、その装置製造方法
公報種別：公開公報出願番号：特願平10-365344 出願人：日本電気アイシーマイコンシステム株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2006-182110 出願人：富士通株式会社

全件表示

前のページに戻る