オフセット電圧補正回路

発明者： ,
出願人/特許権者：
代理人 (1件)：長尾常明
公報種別：公開公報
出願番号（国際出願番号）：特願2009-134220
公開番号（公開出願番号）：特開2010-283522
出願日： 2009年06月03日
公開日（公表日）： 2010年12月16日
要約：

【課題】センサ等の差動出力信号を取り込みそこに含まれるオフセット電圧を除去できるようにしたオフセット電圧補正回路を提供する。【解決手段】入力端子11,12に入力する差動の無信号電圧V1、V2に応じて演算増幅器OP1,OP2の非反転入力端子の基準電圧VREF1,VREF2,VREF3,VREF4の値を設定してから、その無信号電圧V1、V2に信号電圧ΔV1、ΔV2を加算した差動電圧を入力させ、前記各基準電圧に応じて発生した第1および第2の演算増幅器OP1,OP2の反転入力端子(仮想接地点)の電圧を利用することで、電荷保存の法則が成立するキャパシタC1,C2,C3,C4(ただし、C1=C2,C3=C4)に電荷を蓄え移動させ、前記無信号電圧入V1、V2、つまり入力オフセット電圧を除去した信号電圧ΔV1、ΔV2を出力する。【選択図】図1

請求項（抜粋）：

差動信号の一方が入力する第1の入力端子に一端が接続される第3のキャパシタと、差動信号の他方が入力する第2の入力端子に一端が接続される第1のキャパシタと、反転入力端子に該第1のキャパシタの他端が接続され非反転入力端子に第1又は第2の基準電圧が接続される第1の演算増幅器と、反転入力端子に前記第3のキャパシタの他端が接続され非反転入力端子に第3又は第4の基準電圧が接続される第2の演算増幅器と、前記第1の演算増幅器の反転入力端子に一端が接続され前記第1の入力端子又は前記第1の演算増幅器の出力端子に他端が接続される第2のキャパシタと、前記第2の演算増幅器の反転入力端子に一端が接続され前記第2の入力端子又は前記第2の演算増幅器の出力端子に他端が接続される第4のキャパシタとを備え、前記差動信号として前記第1および第2の入力端子に無信号電圧が各々入力するとき、前記第1および第2の入力端子の各々の電圧に応じて前記第1乃至第4の基準電圧の値を各々設定し、前記差動信号として前記第1および第2の入力端子に前記無信号電圧に信号電圧が加算されて入力するとき、前記第2のキャパシタの他端を前記第1の入力端子に接続するとともに、前記第1の演算増幅器の非反転入力端子に前記第1の基準電圧を接続し、且つ、前記4のキャパシタの他端を前記第2の入力端子に接続するとともに、前記第2の演算増幅器の非反転入力端子に前記第3の基準電圧を接続し、且つ、前記第1および第2の演算増幅器の反転入力端子と出力端子を各々接続し、その後、前記第2のキャパシタの他端を前記第1の演算増幅器の出力端子に接続するとともに、前記第1の演算増幅器の非反転入力端子に前記第2の基準電圧を接続し、且つ、前記第1の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記4のキャパシタの他端を前記第2の演算増幅器の出力端子に接続するとともに、前記第2の演算増幅器の非反転入力端子に前記第4の基準電圧を接続し、且つ、前記第2の演算増幅器の反転入力端子と出力端子の間の接続を開放し、前記第1および第2の演算増幅器の出力端子に、前記第1および第2の入力端子に入力した前記無信号電圧に前記信号電圧が加算された差動信号から前記無信号電圧を除去した前記信号電圧の差動信号を出力させることを特徴とするオフセット電圧補正回路。

IPC (1件)：

H03F 3/34

FI (1件)：

H03F3/34 A

Fターム (14件)：

5J500AA02 , 5J500AA12 , 5J500AA25 , 5J500AC13 , 5J500AF07 , 5J500AF10 , 5J500AF15 , 5J500AH29 , 5J500AH39 , 5J500AK01 , 5J500AK12 , 5J500AM00 , 5J500AS15 , 5J500AT01

引用特許：

審査官引用 (3件)

全差動増幅器
公報種別：公開公報出願番号：特願2006-336928 出願人：株式会社半導体理工学研究センター
全差動型アナログ回路
公報種別：公開公報出願番号：特願平8-199062 出願人：株式会社東芝
ブリッジ型センサ
公報種別：公開公報出願番号：特願平4-034235 出願人：カシオ計算機株式会社

前のページに戻る